-
如何为FPGA供电？
FPGA（Field Programmable Gate Array，现场可编程门阵列），是指一种通过软件手段更改、配置器件内部连接结构和逻辑单元，完成既定设计功能的数字集成电路。顾名思义，其内部的硬件资源都是一些呈阵列排列的、功能可配置的基本逻辑单元，以及连接方式可配置的硬件连线。简单来说就是一个可以通过编程来改变内部结构的芯片。
-
为FPGA 和处理器选择合适的 LDO 电压精度
无论是射飞镖还是击打高尔夫球，准确性都很重要。电源也是如此——在为 ASIC、FPGA 或任何高端处理器供电时尤其如此。简而言之，FPGA 和处理器的电源电压范围正变得越来越窄。 图 1 是一个示例 FPGA 数据表。对于特定型号，两个电源轨 V CCINT和 V CCBRAM的电源电压范围为 0.95V ±30mV。这仅略高于 ±3% 的容差。更糟糕的是，当引入电压监控和/或保护时，这个电压范围会缩小。因此，现在可能要求电源准确度为 1% 或更高，以避免误跳闸。
-
一文读懂，适用于FPGA电源轨的较小DC-DC解决方案
目前现有的芯片大多数都开始采用了集成的芯片，这些LSI芯片便需要POL(Point-of-Load，负载点)DC-DC转换器来调节电源。本文将为您介绍POLDC-DC转换器的发展趋势与村田制作所(Murata)的解决方案。
-
如何排除FPGA电源定序问题
系统设计师必须考虑加电和断电期间芯核电源和I/O源之间的定时差和电压差(换言之，就是电源定序)问题。当电源定序不当时，就有可能发生闭锁失灵或电流消耗过大的现象。如果两个电源加到芯核接口和I/O接口上的电位不同时，就会出现触发闭锁。定序要求不相同的FPGA和其他元件会使电源系统设计更加复杂化。为了排除定序问题，你应当在加电和断电期间使芯核电源和I/O电源之间的电压差最小。图1所示的电源将3.3V输入电压调节到1.8V芯核电压，并在加电和断电期间跟踪3.3V I/O电压，以使两电源线之间的电压差最小。
