SETUP

亚稳态介绍

从外部世界到时钟电路的任何异步输入都是一个不可靠的信号来源，因为总是有概率在异步信号正在改变的时候采样。 同步电路，例如触发器能指定Setup时间和Hold时间，而异步电路却不行。异步电路可能采样到1)转换前信号的状态。2)转换后信号的状态。3)触发器变成亚稳态。 前两种可能性对...

深刻理解跨时钟域:三个主要问题和解决方案

如今，SoCs正变得越来越复杂，数据经常从一个时钟域传输到另一个时钟域。上图信号A由C1时钟域触发，被C2时钟域采样。根据这两个时钟之间的关系，在将数据从源时钟传输到目标时钟时，可能会出现不同类型的问题，并且这些问题的解决方案也有所不同。本文讨论了不同类型的跨时钟域，以及每种类型...

同步和异步跨时钟域示例分析

本文主要介绍各种类型的跨时钟域问题。同步时钟是指具有已知相位和频率关系的时钟。这些时钟本质上是来自同一时钟源。根据相位和频率关系，可分为以下几类：具有相同频率和零相位差的时钟具有相同频率和固定相位差的时钟具有不同频率和可变相位差的时钟整数倍时钟非整数倍时钟具有相同频率和零相位差的...

什么叫做真正的理解setup time/hold time

MSP430---FLASH 读写

MSP430 FLASH型单片机的FLASH存储器模块根据不同的容量分为若干段，其中信息存储器SegmengA及SegmentB各有128字节，其他段有512字节。SegmentB的地址是：0x01000h到0x107F，SegmentA的地址是：0x01080h到0x010FFh。其

计算机主板BIOS分析

组成计算机的硬件设备因用户的不同需要，在品牌类型、性能上有很大差异。如硬盘就存在容量大小和接口类型等方面不同。而不同的硬件配置对应的参数不同，因此在使用计算机之前，一定要确定它的配置参数并把它记录下来

计算机主板BIOS分析

计算机主板BIOS分析

powerpcb:多层板减为两层板的步骤

有的powerpcb文件不能由正常模式下减层,我告诉大家一种由多层板减为两层板的方法:第一步，在Setup下的板层定义中，将GND及VCC的层定义（Electrical Layer Type）为No Plane，OK退出；第二步，在Setup下的Pad Stacks中

DSP应用设计关键之接口设计（二）

二、FIFO实现高速模数转换器与DSP的接口　　在数字信号处理系统中，大多数高速模数转换器都不能直接与DSP相连接。FIFO恰好架起了DSP与ADC之间的一座桥梁，因为它能缓存大量的数据块。同时由于DSP访问外部存储器器件必

DSP应用设计关键之接口设计（二）

DSP应用设计关键之接口设计（二）

约束、时序分析的概念介绍

　很多人询问关于约束、时序分析的问题，比如：如何设置setup，hold时间？如何使用全局时钟和第二全局时钟（长线资源）？如何进行分组约束？如何约束某部分组合逻辑？如何通过约束保证异步时钟域之间的数据交换可靠？