SYSTEMC

SystemC 的验证方法和流程介绍

1 引言 当前集成电路制造技术迅速发展，SoC（system-on-chip）设计已经成为集成电路设计的发展方向。随着SoC 设计的复杂度提高，在开发SoC 的过程中，验证工作越发重要和

系统级语言SystemVerilog和SystemC的融合

Mentor Graphics Catapult 平台将设计启动到验证收敛的总体时间缩短 50%

Mentor Graphics 公司(纳斯达克代码：MENT)今天发布了最新版的 Catapult® 平台。与传统手工编码的寄存器传输级 (RTL) 相比，该平台将硬件设计的时间从设计启动到 RTL 验证收敛缩短了 50%。

基于SystemC的通用嵌入式存储器模型设计

　　1 引言　　建立芯片模型是在早期进行芯片架构决策的有效方法，通过建模不仅可以对芯片的性能做出分析，还可以在硬件没有完成之前开发软件，不仅提高了产品成功率，而且

TLM驱动式的新方案探讨

引言Cadence设计系统公司提供一种全面的SystemC TLM驱动式IP设计与验证解决方案，包括方法学指南、高阶综合、有TLM感知的验证以及客户服务，推动用户向TLM驱动设计与验证流程转变。下一个抽象级别建立在事务级建模(T

基于ESL并采用System C和System Verilog的设计流程

　ESL解决方案的目标在于提供让设计人员能够在一种抽象层次上对芯片进行描述和分析的工具和方法，在这种抽象层次上，设计人员可以对芯片特性进行功能性的描述，而没有必要求助于硬件（RTL）实现的具体细节。 当今

在SoC设计中用SystemC虚拟平台预览USB的性能

在SoC设计中用SystemC虚拟平台预览USB的性能

Vivado HLS把ELS带入主流

可能Vivado设计套件采用的众多新技术中，最具有前瞻性的要数新的VivadoHLS（高层次综合）技术，这是赛灵思2010年收购AutoESL后获得的。在收购这项业界最佳技术之前，赛灵思对商用ESL解决方案进行了广泛评估。市场调研

Vivado HLS把ELS带入主流

可能Vivado设计套件采用的众多新技术中，最具有前瞻性的要数新的VivadoHLS（高层次综合）技术，这是赛灵思2010年收购AutoESL后获得的。在收购这项业界最佳技术之前，赛灵思对商用ESL解决方案进行了广泛评估。市场调研

基于SystemC 的系统验证研究和应用

基于SystemC 的系统验证研究和应用

TLM驱动式新方案探讨

引言下一个抽象级别建立在事务级建模(TLM)基础之上。创建TLM IP作为黄金源码后，设计团队可简化IP创建和复用，在功能验证上节省人力物力，并减少bug。设计迭代减少，原因是TLM验证比RTL验证快得多，且架构选择在RTL验

TLM驱动式新方案探讨

引言　　Cadence设计系统公司提供一种全面的SystemC TLM驱动式IP设计与验证解决方案，包括方法学指南、高阶综合、有TLM感知的验证以及客户服务，推动用户向TLM驱动设计与验证流程转变。 下一个抽象级别建立

基于SystemC的异构多核通信模块设计

本模型充分体现了SystemC的语言优势，对进一步了解和探讨异构多核处理器结构、核 间通信、异构多核低功耗设计等方面打下一定基础。

利用基于SystemC/TLM的方法学进行IP开发和FPGA建模

随着系统级芯片技术的出现，设计规模正变得越来越大，因而变得非常复杂，同时上市时间也变得更加苛刻。通常RTL已经不足以担当这一新的角色。上述这些因素正驱使设计师开发新的方法学，用于复杂IP(硬件和软件)以及复杂

基于SystemC的系统级芯片设计方法研究

基于SystemC的系统级芯片设计方法研究

IEEE以超快速度批准特色规格语言标准

IEEE组织最近批准了用于复杂软件验证的特色规格语言(Property Specification Language，PSL)标准，其速度之快，可能是IEEE历来标准化流程时间方面的最新纪录。 该标准被称为IEEE 1850，仅在一年之前才踏入IEEE

ARM推出AMBA AHB SystemC标准

ARM推出AMBA AHB SystemC标准