数字信号主要的频率分量都位于它的转折频率以下。转折频率FKNEE与脉冲上升时间TR相关,而与传播延迟、时钟速率或转换频率无关:信号传播的整个路径,包括器件封装、电路板布局以及连接器等,如果要它们正确地分发转换
理论上的数字逻辑设计重点关注的是逻辑门电路的传播延迟。相比之下,高频电子工程中的许多实际的问题通常只取决于一个更细微的指标:最小输出转换时间。图2.13举例说明了这一差别。较快的转换时间会导致返回电流,串
消耗在端接电阻、下拉电阻以及其他偏置电阻上的功率使得电源总功率的负荷增加了,同时还增加了冷却的要求。“叠加偏置电流产生的动态功耗”文中解决了电路驱动外部负载的功耗问题。这一节将计算那些消耗在负载上的功
电流源输出电路具有线性的优势,通常在一些专门的总路线应用中采用。当驱动一个长的总线时,其电流输出自然而然地相互叠加,与电压源输出中非线性方式的相互影响形成鲜明对比。由于这些电路被设计线性甲类放大器,驱
用来计算TTL集电极开路输出电路静态功耗的公式如下:其中:VT=上拉电阻的有效端接电压 R=端接电阻的有效值 VHI=高电平输出(通常等于VT) VLO=低电平输出 VEE=输出晶体管的射极(或源极
图2.9举例说明了一个ECL或GAAS射极跟随器输出电路。该电路在HI和LO两个状态都有电流流过。对于10KH和10G产品系列,两者的逻辑HI和LO输出电压都是相近的,尽管不同的ECL和GAAS射极耦合逻辑系列在温度轨迹特性上存在细
在通用底板上先将各种开关、电位器、接线支架、输入与输出接线端子、电子管灯座等小零件逐一装上,陶瓷灯座在安装时必须注意图示方位,这样可以保持接线距离最近。其中电源变压器,左、右声道输出变压器由于
设计者经常仅仅根据所接负载的直流输入电流要求,冒险使推拉输出电路的负载达到它的最大直流扇出能力。特别是当设计CMOS总线时这一想法尤其具有诱惑力,因为此时理论上的扇出能力是无限的。实际上重负载的总路线结构
一旦推拉输出电路完全转换,静态功耗等于源电流乘以导通臂上的剩余电压。我们将分别计算出LO和HI状态下的功率,然后取二者的平均值。图2.6说明了理想的TT驱动器在LO和HI状态下的功耗。对于标准的TTL器件,Q2处于饱和
内部电源用于逻辑器件内部节点的偏置和转换。内部功率包括静态功耗和动态功耗。静态内部功耗的定义是在无负载连接、输入端处于随机状态的条件下的功耗求出所有可能的输入状态的平均值可以得到静态功耗。内部动态功耗
芯片的输入功率来自于其他器件。对于输入电路的偏置和触发来说它是必需的。表2.1比较了4种不同逻辑系列的静态和动态输入特性,4种逻辑系列为:SIONETICS 74HCT CMOS,TEXAS INSTRUMENTS 74AS TTL,MOTOROLA 10KH ECL
在图中2.1中,TTL反相顺的输出驱动电路在HI和LO之间交替转换,Q1或Q2交替处于导通状态,而不是两者同时导通。这种电路配置有两个激励电路,一个把输出电压上拉到HI,而另外一个把输出电压下拉到LO,通常称之为推拉输
逻辑电路每一次跳变,都要消耗超过它正常静态功耗之外的额外的额外功率。当以一个恒定速率循环时,动态功耗等于功耗=周期频率*每个周期额外的功率动态功耗最常见的两个起因是负载电容和叠加的偏置电流。图2.2说明了驱
让我们来验证一个关于互感耦合的理论,即:如果其中一个环路反向,耦合的极性也反向。首先回到图1.20中的测量装置,把输出电缆重新边接到RB的另一端,然后把RB的左端接地。实际上类似于把R和RB之间感性耦合变压器的引
图1.20描述了互感的一种简单测量方法。与“互容的测量”的固定方式相同,两个碳膜电阻的中心间距0.1IN。两个电阻的右端都接地,而测量电缆的输入和输出端分别接在每个电阻的左端,电阻RA作为信号源的端接。信号源上升