• 在高速网卡中实现可编程传输协议

    随着数据中心网络需求的不断提升，尤其是对数据速率和延迟的严格要求，网络协议栈正逐渐从软件转向硬件实现。这一转变旨在以低延迟和低CPU利用率实现100 Gbps甚至更高的数据速率。然而，传统的网络接口卡（NIC）中的网络协议栈通常采用硬连线方式，这限制了传输协议的创新和灵活性。为了解决这一问题，本文提出了一种名为Tonic的可编程硬件架构，旨在高速网卡中实现灵活且高效的传输协议。

    嵌入式分享
    2024-10-24
    高速网卡 可编程传输协议

  • FPGA在汽车电子中的应用：ADAS系统的革新力量

    随着汽车电子技术的飞速发展，高级驾驶辅助系统（ADAS）已成为现代汽车不可或缺的一部分。ADAS通过集成多种传感器、控制器和执行器，为驾驶员提供驾驶辅助，提高行车安全性，降低驾驶疲劳，并逐步向自动驾驶迈进。在这一进程中，现场可编程门阵列（FPGA）以其独特的优势，在ADAS系统中发挥着越来越重要的作用。

    汽车电子
    2024-10-24
    FPGA ADAS

  • Vim在数字IC设计与验证中的高效应用

    在数字IC设计与验证领域，编辑器的选择至关重要。它不仅影响着工程师的工作效率，还直接关联到代码的质量与可维护性。在众多编辑器中，Vim凭借其强大的功能、高效的操作模式以及高度的可定制性，成为了这一领域最受欢迎的编辑器，没有之一。本文将深入探讨Vim的基本使用方法，以及它在数字IC设计与验证中的独特优势。

    电子设计自动化
    2024-10-24
    数字IC Vim

  • 适用FPGA的小型神经网络：加速边缘智能的新篇章

    在人工智能（AI）技术日新月异的今天，神经网络作为其核心驱动力，正逐步渗透到各个行业与领域。然而，传统的神经网络模型往往受限于计算资源和功耗，难以在边缘设备上实现高效运行。现场可编程门阵列（FPGA）作为一种高性能、低功耗的硬件加速器，为小型神经网络的部署提供了理想的平台。本文将深入探讨适用于FPGA的小型神经网络，以及它们在边缘智能应用中的独特优势。

    智能应用
    2024-10-24
    FPGA 神经网络 边缘智能

  • 使用PYNQ训练和实现二值神经网络（BNN）：加速边缘智能的新途径

    在人工智能（AI）的浪潮中，深度学习模型正逐渐渗透到各个行业和领域。然而，传统的深度学习模型通常计算量大、功耗高，难以在资源受限的边缘设备上实现高效运行。为了解决这一问题，二值神经网络（BNN）应运而生。BNN通过将权重和激活值二值化（即取值为+1或-1），极大地降低了计算复杂度和功耗，使其更适合在边缘设备上部署。本文将介绍如何使用PYNQ平台来训练和实现BNN，并附上相关代码示例。

    智能应用
    2024-10-24
    PYNQ BNN

  • FPGA与ASIC：效率差异的深度剖析

    在半导体技术的快速发展中，现场可编程门阵列（FPGA）和专用集成电路（ASIC）作为两种重要的硬件平台，各自在不同的应用领域中发挥着关键作用。尽管FPGA以其灵活性和可编程性著称，但在效率方面，它通常低于ASIC。本文将从多个维度深入探讨FPGA与ASIC之间的效率差异，以及这些差异背后的原因。

    电子设计自动化
    2024-10-24
    集成电路 FPGA ASIC

  • 高层次综合（HLS）中融入HDL代码：加速硬件设计的创新实践

    随着硬件设计复杂性的不断增加，高层次综合（HLS）技术已成为加速设计流程、提高设计效率的关键手段。HLS允许设计师使用高级编程语言（如C、C++）来描述硬件行为，然后通过综合工具将这些描述转化为底层的硬件描述语言（HDL）代码，如Verilog或VHDL。然而，在某些特定场景下，设计师可能需要在HLS设计中直接插入HDL代码，以实现特定的硬件优化或加速特定功能。本文将深入探讨在HLS中插入HDL代码的方法、优势以及实际案例，并附上相关代码示例。

    智能硬件
    2024-10-24
    硬件设计 HDL HLS

  • “软核”硬做：ODrive的FPGA版本探索

    在硬件设计的广阔领域中，FPGA（现场可编程门阵列）以其高度的灵活性和可编程性，成为了众多创新项目的核心。其中，ODrive作为一个开源的、高精度的无刷电机驱动器项目，也迎来了其FPGA版本的诞生。这一版本不仅继承了ODrive的高性能特性，还通过FPGA的硬件加速能力，进一步提升了系统的实时性和可靠性。本文将深入探讨ODrive FPGA版本的设计思路、实现过程以及关键技术，并附上部分代码示例。

    智能硬件
    2024-10-24
    FPGA ODrive

  • CCIX在高速缓存一致性主机到FPGA接口中的应用评估

    随着数据中心、云计算和大数据等领域的快速发展，对高性能计算和异构计算的需求日益增长。在这样的背景下，缓存一致性互联标准CCIX（Cache Coherent Interconnect for Accelerators）逐渐成为连接主机处理器（如CPU）和加速器设备（如FPGA）的关键技术。本文旨在评估CCIX在构建高速缓存一致性主机到FPGA接口中的应用，探讨其优势、挑战，并提供相关代码示例。

    智能应用
    2024-10-24
    CCIX FPGA接口

  • FPGA的综合和约束的关系：优化设计与性能的关键

    在FPGA（现场可编程门阵列）设计中，综合（Synthesis）和约束（Constraints）是两个至关重要的环节，它们共同决定了设计的最终性能和资源利用率。本文将深入探讨FPGA综合和约束之间的关系，以及它们如何影响设计流程、资源分配、时序性能和调试维护等方面。

    电子设计自动化
    2024-10-24
    FPGA Synthesis Constraints

  • 使用机器学习预测FPGA的执行时间与功耗：一种创新的方法

    随着科技的飞速发展，现场可编程门阵列（FPGA）在高性能计算、数据中心、人工智能等领域的应用日益广泛。然而，FPGA设计的复杂性和功耗问题一直是制约其性能提升的关键因素。近年来，机器学习（ML）技术的兴起为FPGA的执行时间与功耗预测提供了新的解决方案。本文将探讨如何使用机器学习进行FPGA的执行时间与功耗预测，并分析其优势与挑战。

    智能应用
    2024-10-24
    FPGA 机器学习

  • 简谈FPGA比特流结构

    在现代电子设计中，FPGA（现场可编程门阵列）因其高度的灵活性和可配置性而得到广泛应用。FPGA的灵活性主要来源于其内部配置存储器，这些配置信息通常以比特流的形式存储和加载。本文将深入探讨FPGA比特流的结构及其在Vivado开发环境中的重要性。

    嵌入式分享
    2024-10-24
    FPGA 比特流

  • 通信系统中射频设计方案的演进：从模拟到数字的转变

    在通信技术的快速发展历程中，射频（RF）设计方案的演变是推动通信效率和性能提升的关键因素之一。从早期的模拟组件主导，到现代数字技术的广泛应用，射频设计经历了深刻的变革。本文将探讨通信系统中常见的中射频设计方案，特别是RFSoC平台如何引领这一变革，实现GHz级带宽信号的数字处理。

    通信技术
    2024-10-24
    射频 通信系统

  • ISP算法及架构分析介绍

    随着数字成像技术的飞速发展，图像信号处理器（ISP, Image Signal Processor）在相机系统中的作用愈发重要。ISP主要负责对前端图像传感器输出的信号进行后期处理，以提升图像质量，使其在不同光学条件下都能较好地还原现场细节。本文将深入探讨ISP的算法及其架构，为读者提供一个全面的理解。

    嵌入式分享
    2024-10-24
    ISP ISP架构

  • YoloV3在FPGA上的量化、编译与推理

    随着人工智能技术的快速发展，目标检测作为计算机视觉领域的重要应用，其准确性和实时性要求日益提高。YoloV3（You Only Look Once Version 3）作为一种先进的实时物体检测算法，凭借其高精度和实时性能，在众多应用场景中展现出巨大潜力。然而，为了将YoloV3算法部署到资源受限的硬件平台上，如FPGA（现场可编程门阵列），需要进行一系列的优化工作，包括量化、编译和推理。本文将详细介绍YoloV3在FPGA上的量化、编译与推理过程。

    嵌入式分享
    2024-10-24
    FPGA YoloV3
首页 上一页 69 70 71 72 73 74 75 76 77 78 下一页 尾页
发布文章

活动预告

更多

论坛

更多

相关标签

课程视频

更多