EDA

日本专家称锂电池本性危险 建议固态封装电极

日本电池专家称笔记本电脑、手机等移动设备所采用的锂电池都存在“本质上的危险”，“必须采取措施保障安全”。专家中包括东京技术研究所的Masataka Wakihara教授和日本产业技术综合研究所（National Institute of A

基于CPLD的高速可程控数字延迟线系统的设计

针对兰州重离子加速器冷却储存环（HIRFL-CSR）踢轨磁铁（Kicker）电源的需要，设计了一种基于可编程逻辑器件（CPLD）的高速可程控数字延迟线系统。

基于FPGA的发电机组频率测量计的实现

利用Verilog HDL 硬件描述语言自顶向下的设计方法和QuartusⅡ 软件，在复杂的可编程逻辑器件(FPGA, Field Programmable Gate Array)中实现了发电机组频率测量计的设

基于PLD的纳秒级脉冲发生器

随着电子技术的迅速发展，高速信号触发源已经广泛应用于通讯、雷达等各种电子系统的测试和精确控制中

赛灵思 为SPARTAN-3提供DDR2-400接口支持

赛灵思公司（Xilinx, Inc.）今天宣布为其经过生产验证的低成本90 nm Spartan™-3A 和 Spartan™-3AN FPGA提供400 Mbps DDR2 SDRAM 接口 (DDR2-400)支持。

Cadence收购Clear Shape 扩充DFM开发实力

基于状态机的语音电子密码锁设计

本文采用先进的EDA(电子设计自动化)技术，利用QuartusⅡ工作平台和VHDL(超高速集成电路硬件描述语言)，设计了一种新型的电子密码锁。

基于NiosII的SOPC中EEPROM Controller Core的设计

本文就是在基于NiosII的SOPC中设计了一个EEPROM Controller Core，用Verilog HDL描述硬件逻辑部分，同时编写相关驱动，下载到Stratix系列的 FPGA中实现了对片外EEPROM AT24C02的读写。

Actel FPGA协助LYYN AB的可视化增强技术平台

我国集成电路八成依赖进口

“我国集成电路的生产总额去年突破了千亿元人民币大关，但是集成电路的进口额也达到了1千亿美元。”昨日，中国半导体行业协会秘书长徐小田在深圳表示，虽然国内集成电路产业年均增速达到30%以上，但我国集成电路产业

台积电将建立12寸晶圆级封装技术与产能

全球晶圆代工龙头台积电表示，该公司董事会已核准资本预算5,980万美元，建立12寸晶圆级封装(WaferLevelPackage)技术与产能。 台积电董事会并核准资本预算2,280万美元，将原本每月可生产12,600片八寸晶圆的0.18微米逻

Cypress 推出PSoC Express 3.0版本

赛普拉斯半导体公司（Cypress）近日推出了PSoC Express™的3.0版本。该版本的PSoC Express是一款突破性可视化嵌入式系统设计工具，适用于PSoC®混合信号阵列产品，能够大大简化嵌入式设计。

基于CPLD的PSK系统设计

本论文主要讨论和仿真了基于CPLD的PSK系统单元设计，在阐述调制解调系统的基本原理与设计方法的同时，又详细地介绍了系统的总体电路框图及各个模块的具体软硬件实现。

台积电首次建立12英寸晶圆级芯片封装能

据路透社报道周二世界最大的合同芯片制造商台积电（TSMC）表示，将利用先进的12英寸硅晶圆片技术，投资5980万美元首次建立12英寸晶圆级芯片封装能力。同时公司董事会还批准了另一项投资，增加2280万美元预算升级8英寸

迎接纳米级IC设计挑战 DFM应成为普及化概念

有鉴于半导体产业正试图解决可制造性设计(DFM)问题，参与月前在美国举行之SemiconWest展会上的一场小组座谈的EDA产业专家表示，可以从可测试性设计(design-for-test，DFT)的技术发展历程中取经。该场小组座谈会的主持