摘要:文中简要介绍了一种基于FPGA的多功能数字钟设计方案。在实现数字钟计时、校时和整点报时等基本功能的基础上增加世界时钟功能,能够将北京时间快速转换为格林威治标准时。该方案采用VHDL和原理图相结合的设计输
摘要:设计了一种基于FPGA的多通道直流电机控制系统,充分利用FPGA并行控制的特点,采用自项而下的设计方法,将系统划分为转速测量模块,并行控制模块,PWM生成模块,电机驱动模块。采用Verilog HDL语言实现完成了对
摘要:介绍了RBF神经网络,并采用CORDIC算法实现了其隐层非线性高斯函数的映射。同时,为缩减ROM表的存储空间并提高查表效率,本设计还采用了基于STAM算法的非线性存储。最后,以Altera公司开发的EDA工具QuarlusⅡ作
摘要:Arduino是目前较为流行的电子互动平台,基于单片机系统开发,具有使用简单、功能多样、价格低廉等优点,广泛应用于电子系统设计和互动产品开发方面。文中详细介绍了Arduino的功能特点、基本结构,并通过LEO控制
0 引言本文介绍的设计方案基于Altera 公司的NiosII IP 核(知识产权功能模块), 实现了MPEG2-TS 格式数据和基于以太网的IP 网络的桥接。可以通过多个输入端口接收TS 格式的数据并打包进行以太网传输。使用的是工业标准
0 引言 在数字接收机的各种参数中,频率是最重要的参数之一,它能反映接收机的功能和用途、以及频谱宽度等重要指标。传统的顺序测频技术一般通过对接收机频带的扫描,对频域进行连续取样。该方法原理简单,技术成
引言在广播和传输系统中,采用一种或者两种串行接口来传输数字视频:没有压缩的数据使用视频串行数字接口(SDI)。压缩数据使用异步串行接口(ASI),在视频设备中,主要采用移动图像和电视工程师联盟(SMPTE)定义的SDI来
1 引言随着数字化电子技术日新月异的发展,借鉴国外先进经验与先进技术推动我国电子设备产业的发展势在必行。复杂可编程逻辑器件(complex programmable logic device, cpld )作为国外最先进的一代大规模数字器件,以其
引言目前,用FPGA(现场可编程门阵列)实现FIR(有限冲击响应)滤波器的方法大多利用FPGA中LUT(查找表)的特点采用DA(分布式算法)或CSD码等方法,将乘加运算操作转化为位与、加减和移位操作。这些结构需要占用器件较多的L
从IP核的提供方式上,通常将其分为软核、固核和硬核这3类。从完成IP核所花费的成本来讲,硬核代价最大;从使用灵活性来讲,软核的可复用使用性最高。1. 软核(Soft IP Core)软核在EDA 设计领域指的是综合之前的寄存器传
内嵌专用硬核是相对底层嵌入的软核而言的,指FPGA处理能力强大的硬核(Hard Core),等效于ASIC电路。为了提高FPGA性能,芯片生产商在芯片内部集成了一些专用的硬核。例如:为了提高FPGA的乘法速度,主流的FPGA 中都集
内嵌功能模块主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP和CPU等软处理核(SoftCore)。现在越来越丰富的内嵌功能单元,使得单片FPGA成为了系统级的设计工具,使其具备了软硬件联合设计的能力,逐步向
布线资源连通FPGA内部的所有单元,而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。FPGA芯片内部有着丰富的布线资源,根据工艺、长度、宽度和分布位置的不同而划分为4类不同的类别。第一类是全局布线资源
大多数FPGA都具有内嵌的块RAM,这大大拓展了FPGA的应用范围和灵活性。块RAM可被配置为单端口RAM、双端口RAM、内容地址存储器 (CAM)以及FIFO等常用存储结构。RAM、FIFO是比较普及的概念,在此就不冗述。CAM存储器在其
CLB是FPGA内的基本逻辑单元。CLB的实际数量和特性会依器件的不同而不同,但是每个CLB都包含一个可配置开关矩阵,此矩阵由4或6个输入、一些 选型电路(多路复用器等)和触发器组成。开关矩阵是高度灵活的,可以对其进行