可编程输入/输出单元简称I/O单元,是芯片与外界电路的接口部分,完成不同电气特性下对输入/输出信号的驱动与匹配要求,其示意结构如图1-2所示。FPGA内的I/O按组分类,每组都能够独立地支持不同的I/O标准。通过软件的
1 引言时间数字转换(TDC)技术原本是实验核物理中的课题,随着科学技术的不断发展,精密时间测量数字化技术在高能物理、雷达、激光和声纳测距、通信测向、遥感成像等都应用了高分辨率的TDC技术,全数字集成电路的工艺
摘 要:给出了采用CPLD的水轮发电机组转速监控系统的设计原理和VHDL的语言描述,该设计具有结构简单、成本低和抗干扰性能强等特点。1 概 述转速数据是水轮发电机组运行状况的重要标志之一。准确地测量机组的转速并
第一个方向,也是传统方向主要用于通信设备的高速接口电路设计,这一方向主要是用FPGA处理高速接口的协议,并完成高速的数据收发和交换。这类应用通常要求采用具备高速收发接口的FPGA,同时要求设计者懂得高速接口电
概览高端设计工具很少有甚至是没有硬件设计技术的工程师和科学家提供现场可编程门阵列(FPGA)。无论你使用图形化设计程序,ANSI C语言还是VHDL语言,如此复杂的合成工艺会不禁让人去想FPGA真实的运作情况。在这个芯
现代逆变器的控制电路多采用电机控制专用微处理器作为控制系统的核心,如INTEL公司的80C196MC,TI公司的TMS320F240等。随着逆变器性能的不断提高和功能的不断完善,当微处理器的片内资源无法满足要求时,就需要进行外
引言随着大规模超大规模可编程逻辑器件的发展,逻辑器件日益以其低廉的价格及灵活的设计方式、丰富完备的功能而广泛应用于电子线路设计中。采用CPLD可对逻辑电路功能进行综合集成,根据需要设计最小的单元,节约系统
随着各种高速长时间物理实验要求的不断提高,系统对高速的数据采集模块的需求也越来越高,在许多特殊应用的场合中,系统也需要对大量突发的数据进行采集处理,用FPGA实现的高刷新率高分辨率图像采集系统,用于船载雷
1 滤波和抗干扰概述单片机应用系统的输入信号常含有种种噪声和干扰,它们来自被测信号源、传感器、外界干扰源等。为了提高测量和控制精度,必须消除信号中的噪声和干扰。噪声有两大类:一类为周期性的;另一类为不规则
滤波和抗干扰是任何智能仪器系统都必须考虑的问题。在传统的应用系统中,滤波部分往往要占用较多的软件资源和硬件资源。复杂可编程逻辑器件(CPLD)的出现,为解决这一问题开辟了新的途径,采用CPLD实现滤波是一种高效
0.引言 FIR(Finite Impulse Response,有限冲击响应)数字滤波器具有稳定性高、可以实现线性相位等优点,广泛被应用于信号检测与处理等领域[1,2]。由于FPGA(Field Programmable Gate Array,现场可编程门阵列)
DRAM控制器藏在您的系统核心芯片系统(SoC)中——可能有两个,甚至是四个。有一些精心制作的逻辑小模块,用于连接SoC内部和外部DRAM,它们并没有引起系统设计人员的注意。它们有可能造成很大的问题,浪费带
您可能已经习惯了芯片系统(SoC)的multicore处理器这一概念,而现实却总是在不断变化。8月份举行的Hot Chips大会研讨中,已经清楚的表明multicore正在向many-core发展:在SoC核心位置,密切相关的处理器内核的数量在不
主要FPGA供应商已经开始销售集成了硬核处理器内核的低成本FPGA器件,SoC类FPGA器件最终会成为主流。为能够充分发挥所有重要FPGA的灵活性,这些器件提供了FPGA设计人员和软件工程师还不熟悉的新特性。设计人员需要考虑
帧存是图形处理器与显示设备之间的数据通道,所有要显示的图形数据首先是存放在帧存之中,然后才送出去显示的,因此帧存的设计是图形显示系统设计的一个关键。传统上,可以用来设计帧存的存储器件有多种,如DRAM、VR