本文设计了一种基于CPLD的可编程高精度CCD信号发生器。充分利用CPLD的可编程性.模拟出满足系统要求的CD信号,输出信号频率达到1IMHZ。
摘要:为了实现便携式、实时打印数据的目的,在分析EP3C25型FPGA和RD-E型微型打印机性能特点的基础上,基于嵌入式技术设计了 FPGA与微型打印机的硬件接口电路、软件流程及控制程序。利用FPGA控制微型打印机正常工作,
Turbo码虽然具有优异的译码性能,但是由于其译码复杂度高,译码延时大等问题,严重制约了Turbo码在高速通信系统中的应用。因此,如何设计一个简单有效的译码器是目前Turbo码实用化研究的重点。本文主要介绍了短帧Turbo译码器的FPGA实现,并对相关参数和译码结构进行了描述。
本文主要介绍在FPGA上实现直方图均衡算法的总体结构和最重要的两个子模块的实现细节,以及最终的实现结果。
采用先进半导体工艺,结构化ASIC平台可以提供更多经预定义、预验证和预扩散的金属层,并支持各种存储器接口,能简化接口设计和时序问题。本文详细介绍了结构化ASIC平台的这些特点和性能。 最新的ASIC设计架构能够大大
结构化专用集成电路(structured ASIC)对设计工程师而言还是一个新名词,然而目前已经有多家公司正计划涉足这一领域。快速硅解决方案平台(ISSP)是一种结构化ASIC解决方案,该技术适合于高速ASIC设计,这是因为ISSP可以
带有多个处理单元的SoC器件目前是产品设计链上的重要一环。本文综合各种因素评估了不同处理单元的优缺点,并通过卫星无线电接收器的设计实例帮助开发人员理解SoC所涉及处理任务之间的复杂平衡并有效掌握系统功能的划
编写属于自己的PCB设计规则检查器具有很多优点,尽管设计检查器并不那么简单,但也并非高不可攀,因为任何熟悉现有编程或脚本语言的设计人员完全能够设计检查器,这项工作的好处是不可估量的,本文介绍编写PCB设计规
时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响,并在电路板级、芯片级和单元模块级分别提供了减小相位噪声和抖动的有效方法。 随着通信系统中的时钟速度迈入
本文分析了传统IC设计流程存在的一些缺陷,并且提出了一种基于Logical Effort理论的全新IC设计方法。 众所周知,传统的IC设计流程通常以文本形式的说明开始,说明定义了芯片的功能和目标性能。大部分芯片被划分成便于
利用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要
大型多领域模拟混合信号(AMS)系统在电子行业中越来越常见,此类设计必须同时满足进度和准确度要求,从而给设计工程师带来了极大的挑战。本文介绍了一种结合自上而下和自下而上的方法来实现 “中间相遇”,
在保障互联网安全的各种加密算法中,随机数产生至关重要。产生随机数的方法有多种,其中振荡器采样法最适于构建SoC设计所需的随机数发生器。本文介绍振荡器采样法的工作原理,并概述在具体使用这种振荡器时应注意的事
调试PCB的传统工具包括:时域的示波器、TDR(时域反射测量法)示波器、逻辑分析仪,以及频域的频谱分析仪等设备,但是这些手段都无法给出一个反映PCB板整体信息的数据。本文介绍用EMSCAN电磁干扰扫描系统获得PCB完整电
先进库格式(ALF)是一种提供了库元件、技术规则和互连模型的建模语言,不同抽象等级的ALF模型能被EDA同时用于IC规划、原型制作、实现、分析、优化和验证等应用中。本文在介绍ALF概念的基础上,详细讨论了使用ALF时库元