EDA

基于NiosII的SOPC多处理器系统设计方法

详细地阐述基于NiosIl和FPGA的多处理器系统的实现机制，讨论利用硬件互斥核实现多处理器资源共享的方法，并给出硬件设计的具体步骤以及软件设计、调试方法和关键技术

基于FPGA的高速DMUX设计

介绍了基于Altera公司FPGA的高速DMUX(数据分路器)设计。通过与DMUX专用器件的比较，说明了这种实现方式的优势。

基于FPGA的光电抗干扰电路设计

基于现场可编程门阵列的数控延时器的设计

给出一种基于现场可编程门阵列(FPGA)的数控延时器的设计方法。首先详细介绍使用计数器的串联实现可控延时的方法，接着讨论不同延时范围下该数控延时器的改进方案，最后分析延时误差及延时精确度。

基于FPGA的通信系统基带验证平台的设计

本文提出了一种基于FPGA的通信系统基带验证平台的设计方案。该平台采用两片高性能三百万门级的FPGA器件和高速模数/数模转换器，为通信系统的基带设计提供了一个硬件实现和算法验证平台。

基于FPGA的微处理器内核设计与实现

设计了基于FPGA并与MCS－51单片机指令兼容的高效微处理器内核。本内核改进了传统MCS－51单片机的体系结构，使每个机器周期只需一个时钟周期，提高了指令的执行效率。

使用VHDL语言设计FPGA的几个常见问题的探讨

详细讨论了在MAX plusⅡ开发平台下使用VHDL硬件描述语言设计现场可编程门阵列(FP-GA)时常见的三个问题：等占空比分频电路、延时任意量的延时电路、双向电路。

基于GAP技术的网络隔离设备的设计

简要介绍GAP技术的原理，提出一种基于现场可编程门阵列(FPGA)的实现方案。通过详细分析SCSI协议控制器的设计和SDRAM IP核的应用，将SCSI协议控制器、SDRAM控制器和核心控制器集成在一个FPGA中实现。

ADS8344和FPGA的高精度数据采集前端

ADS8344是TI公司生产的8通道、16住、高精度、低功耗A／D转换芯片。本文介绍了ADS8344的主要特点，并给出以其和FPGA为基础的数据采集系统，以及硬件电路和相应的硬件描述语言设计方法。

基于EDA技术进行数字电路设计的研究

本文介绍了EDA技术的主要特点和功能,并对将EDA技术引入到数字电路设计的工作方案进行了探讨。

基于CPLD的超声相控阵相控发射与同步系统的实现

研制的超声相控阵实验系统采用数字方式控制各阵元的超声发射延时,能够得到很高的精度和稳定性。阐明该系统各阵元间的发射同步这一重要环节的实现方法。

基于CPLD的卷积码编解码器的设计

本文阐述了卷积码编解码器的基本工作原理，在MAX+PLUS2软件平台上，给出了利用复杂可编程逻辑器件设计的（2，1，6）卷积码编解码器电路，并进行了编译和波形仿真。

FPGA实现中的SERDES接口设计和测试

近年来，芯片功能的增强和数据吞吐量要求推动了芯片产业从低速率数据并行连接转变到高速串行连接。这个概念被称为SERDES(Serializer-Deserializer)，包括在高速差分对上串行地传送数据，而不是用低速的并行总线。

基于FPGA的UART控制器的多模块设计与实现

异步串行通信要求的传输线少，可靠性高，传输距离远，被广泛应用于微机和外设的数据交换。

基于FPGA的网络处理技术的性能和灵活性分析

网络处理是指对在通信和网络设备中传送的数据包进行的处理，网络处理不仅出现在网络核心，还出现在MAN/LAN(图1)中。