针对高速图像目标实时识别和跟踪任务,需要利用系统中有限的硬件资源实现高速、准确的二值图像连通域标记,提出了一种适合FPGA实现的二值图像连通域标记快速算法。
针对兰州重离子加速器冷却储存环(HIRFL-CSR)踢轨磁铁(Kicker)电源的需要,设计了一种基于可编程逻辑器件(CPLD)的高速可程控数字延迟线系统。
利用Verilog HDL 硬件描述语言自顶向下的设计方法和QuartusⅡ 软件,在复杂的可编程逻辑器件(FPGA, Field Programmable Gate Array)中实现了发电机组频率测量计的设
随着电子技术的迅速发展,高速信号触发源已经广泛应用于通讯、雷达等各种电子系统的测试和精确控制中
本文采用先进的EDA(电子设计自动化)技术,利用QuartusⅡ工作平台和VHDL(超高速集成电路硬件描述语言),设计了一种新型的电子密码锁。
本文就是在基于NiosII的SOPC中设计了一个EEPROM Controller Core,用Verilog HDL描述硬件逻辑部分,同时编写相关驱动,下载到Stratix系列的 FPGA中实现了对片外EEPROM AT24C02的读写。
本论文主要讨论和仿真了基于CPLD的PSK系统单元设计,在阐述调制解调系统的基本原理与设计方法的同时,又详细地介绍了系统的总体电路框图及各个模块的具体软硬件实现。
本文利用FPGA实现了基于RU算法的编码器设计实现。在Quartus II软件环境下对LDPC编码器进行仿真,使用Stratix系列EP1s25F672I7芯片,对码长为504的码字进行编码。
本文设计的便携式边界扫描故障诊断仪不同于传统的边界扫描设备,不依靠PC就可实现边界扫描测试与诊断,特别适合特殊领域的现场在线使用。
本文首先设计出符合星地链路实际情况的仿真模型,在确定误码结果统计方法的基础上,提出了一种能够模拟卫星轨道星地链路特性的信道模拟系统的硬件实现方法。
文中提出了一种DS/CDMA扩频调制和解扩解调系统模型,分析了该模型的扩频调制原理和解扩解调原理,跟着设计了用于实现解扩解调模块的射频电路和数字基带处理电路框图,分析了它们的组成及工作过程
采用FPGA现场可编程器件实现VRLA蓄电池测试系统的复杂数据采集电路、USB数据通信接口、寄存器电路、越限报警电路等关键模块的设计
本文以SIM卡控制模块的功能验证为例,介绍了运用Synopsys Vera验证工具以及RVM验证方法学快速高效地搭建高质量验证平台的方法。文中详细介绍了RVM验证方法学以及RVM验证平台的结构。
为了提高算法效率,实时处理图像信息,本处理系统是基于DSP+FPGA混用结构设计的。
随着芯片规模的越来越大、资源的越来越丰富, 芯片的设计复杂度也大大增加。事实上, 在芯片设计完成后, 有时还需要根据情况改变一些控制, 这在使用过程中会经常遇到。