乘法器

利用多功能变换器4302组成的乘法器电路

利用乘法器MPY600组成的平方电路

利用乘法器MPY600组成的开平方电路图

利用乘法器MPY600组成的除法器电路

利用乘法器MPY600组成的乘法器电路图

利用乘法器MPY100组成的除法器电路图

利用乘除法集成电路组成的乘法器电路

基于静态CMOS和单相能量回收电路的乘法器电路设计

　　O 引言　　电路中的功率消耗源主要有以下几种：由逻辑转换引起的逻辑门对负载电容充、放电引起的功率消耗;由逻辑门中瞬时短路电流引起的功率消耗;由器件的漏电流引起的消耗，并且每引进一次新的制造技术会导致漏

基于FPGA的自适应谱线增强系统设计

在此基于Altera公司的现场可编程门阵列(FPGA)芯片EP2C8F256C6,采用最小均方算法设计了自适应谱线增强(ALE)处理系统。以FPGA为处理核心,实现数据采样控制、数据延时控制、LMS核心算法和输出存储控制等。充分利用FPGA高速的数据处理能力和丰富的片内乘法器,设计了LMS算法的流水线结构,保证整个系统具有高的数据吞吐能力和处理速度。并且通过编写相应的VHDL程序在QuartusⅡ软件上进行仿真,仿真结果表明该设计可以快速、准确地实现自适应谱线增强。

脉冲-宽度-高度调制乘法器

脉冲-宽度-高度调制乘法器双称为时间分割乘法器。这类乘法器电路原理图如图5.4-24A所示。图中，三角波电压UT和模拟输入电压UY相加，然后通过零电平比较器，得到不对称方波控制电压U2。U2的工作周期取决于UY的大小和极

采用模拟开关的载波抑制调幅电路

电路的功能采用环形调制电路可进行载波抑制调制，这是高频电路中用得较多。在低频电路中，由于变压器较大，通常采用单片IC乘法器。本电路通过开关转换可具有同样功能，其特点是不受频率下限的制约。电路工作原理用模

新一代CPLD及其应用

近年来，随着集成芯片制造技术的发展，可编程逻辑器件（PLD）在速度和集成度两方面得到了飞速提高。由于它具有功耗低、体积小、集成度高、速度快、开发周期短、费用低、用户可定义功能及可重复编程和擦写等许多优点，

新一代CPLD及其应用

近年来，随着集成芯片制造技术的发展，可编程逻辑器件（PLD）在速度和集成度两方面得到了飞速提高。由于它具有功耗低、体积小、集成度高、速度快、开发周期短、费用低、用户可定义功能及可重复编程和擦写等许多优点，

新一代CPLD及其应用

新一代CPLD及其应用

基于FPGA的多通道校准算法的同步实现

　　数字信号处理模块是接收机系统的核心部分，系统要求数字信号处理模块能实时处理ADC变换后的数字信号，并用软件的方法来实现大量的无线电功能，这些功能包括：多通道校准、编解码、调制解调、滤波、同步、盲均衡、

20×18位符号定点乘法器的FPGA实现

摘要：在数字信号处理中经常需要进行乘法运算，乘法器的设计对整个器件的性能有很大的影响，在此介绍20×18比特定点阵列乘法器的设计。采用基4-Booth算法和4-2压缩的方案，并采用先进的集成电路工艺，使用SMIC O．18