同步器

变速器有哪些分类?变速器各零件如何检修?

为增进大家对变速器的认识，本文将对变速器的分类、变速器的检修予以介绍。

感应同步器是什么？它的基本结构是怎样的？

本文中，小编将对感应同步器予以介绍，如果你想对它的详细情况有所认识，或者想要增进对感应同步器的了解程度，不妨请看以下内容哦。

亚稳态介绍

从外部世界到时钟电路的任何异步输入都是一个不可靠的信号来源，因为总是有概率在异步信号正在改变的时候采样。 同步电路，例如触发器能指定Setup时间和Hold时间，而异步电路却不行。异步电路可能采样到1)转换前信号的状态。2)转换后信号的状态。3)触发器变成亚稳态。 前两种可能性对...

深刻理解跨时钟域:三个主要问题和解决方案

如今，SoCs正变得越来越复杂，数据经常从一个时钟域传输到另一个时钟域。上图信号A由C1时钟域触发，被C2时钟域采样。根据这两个时钟之间的关系，在将数据从源时钟传输到目标时钟时，可能会出现不同类型的问题，并且这些问题的解决方案也有所不同。本文讨论了不同类型的跨时钟域，以及每种类型...

简要分析变速器原理构成及作用

变速器是用来改变来自发动机的转速和转矩的机构，它能固定或分档改变输出轴和输入轴传动比，又称变速箱。变速器由变速传动机构和操纵机构组成，有些汽车还有动力输出机构。传动机构大多用普通齿轮传动，也有的

电动车新型动力总成英国问世 续驶里程提升15%

[摘要] 英国Drive System Design公司日前推出了一款新型电动汽车动力总成，该系统能提升电动车里程10%-15%，电动动力传动效率达98%。 　　英国一家名为Drive System Design的公司开发出一款全新的电动动力总

基于FPGA的通用位同步器设计方案（二）

2.2 模块详细设计2.2.1 内插滤波器设计内插滤波器是完成算法的核心，它根据内插参数实时计算最佳判决点的内插值，即： 式中：mk 为内插滤波器基点索引，决定输入序列中哪些

基于FPGA的通用位同步器设计方案（一）

本文提出了一种基于FPGA的通用位同步器设计方案。方案中的同步器是采用改进后的Gardner算法结构，其中，内插滤波器采用系数实时计算的Farrow结构，定时误差检测采用独立于载波相位偏差的GA-TED算法，内部控制器和环路滤波器的参数可由外部控制器设置，因而可以适应较宽速率范围内的基带码元。

基于PLC的变速器同步器测试系统

在汽车的传动系统中，若采用机械式手动变速器，一般都配有同步器，其主要功能是：使接合套与待接合齿圈两者之间能迅速同步，阻止在同步之前齿轮进行啮合，防止产生接合齿圈之间的冲击，缩短换档时间，迅速完成换档操

基于PLC的汽车同步器测试系统设计

在汽车的传动系统中，若采用机械式手动变速器，一般都配有同步器，其主要功能是：使接合套与待接合齿圈两者之间能迅速同步，阻止在同步之前齿轮进行啮合，防止产生接合齿圈之间的冲击，缩短换档时间，迅速完成换档操

基于PLC和计算机的汽车同步器测试系统

摘要：同步器是汽车变速箱的核心部件，其性能对汽车变速箱以及汽车性能的提高有着重要意义。为了评价汽车变速器中同步器的性能与寿命，相应设计了基于PLC和计算机共同控制的测试系统；计算机主要完成人机界面交互任务

基于PLC和计算机的汽车同步器测试系统

摘要：同步器是汽车变速箱的核心部件，其性能对汽车变速箱以及汽车性能的提高有着重要意义。为了评价汽车变速器中同步器的性能与寿命，相应设计了基于PLC和计算机共同控制的测试系统；计算机主要完成人机界面交互任务

闪光灯同步器电路

基于模糊控制的迟早门同步器及其FPGA实现

在数字通信系统中,必须以符号速率对解调器的输出进行周期性地采样.为此,接收器需要一个采样时钟信号,这个时钟信号的频率和符号速率相等,相位则必须保证采样时刻是最佳的.在接收器中获得这个采样时钟的过程被称为符号

Zarlink 推出单片千兆以太网线路卡同步器件

卓联半导体公司（Zarlink Semiconductor Inc.）进一步扩展其同步以太网时钟解决方案系列，推出一款单片千兆以太网线路卡同步器，支持服务供应商以经济的成本通过分组网络无缝提供时间敏感的应用。

Zarlink 推出单片千兆以太网线路卡同步器件

卓联半导体公司（Zarlink Semiconductor Inc.）进一步扩展其同步以太网时钟解决方案系列，推出一款单片千兆以太网线路卡同步器，支持服务供应商以经济的成本通过分组网络无缝提供时间敏感的应用。

多时钟域下同步器的设计与分析

本文提出了多时钟域逻辑设计中的一般问题，介绍了异步电路设计中同步化处理的重要作用，分析了触发器失效的原因和几种可行的解决亚稳态失效的方法。

基于FPGA的数字复接系统帧同步器设计与实现

介绍了应用ＦＰＧＡ技术进行帧同步器设计的实现原理、系统框图及设计中需要注意的问题，给出了用ＶＨＤＬ描述的几个模块的源代码。