-
时序电路设计中的最大时钟频率决定因素及其表达式
在现代电子系统设计中，时序电路的设计和优化是至关重要的。时序电路的性能和稳定性直接受到时钟频率的影响，而时钟频率的确定则依赖于多个时序参数的精确计算和权衡。本文将通过一个典型的时序电路图，详细探讨决定最大时钟频率的因素，并给出相应的表达式。
-
CPU风扇转速变慢怎么解决?主频、外频如何影响CPU性能?
在下述的内容中，小编将会对CPU的相关消息予以报道，如果CPU是您想要了解的焦点之一，不妨和小编共同阅读这篇文章哦。
-
关于STM32F4的AHB和APB时钟频率的问题
1.首先注意的的是图中画绿色圈圈的两个，HSE和HSI分别表示外部时钟和内部时钟，其中HSE 是是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，HSE 也可以直接做为系统时钟或者 PLL 输入（从红圈4处可以看出），
-
英特尔96核 VS AMD 128核！
英特尔的Cascade Lake-AP至强处理器组建双路时的时钟频率为2.5GHz，搭配24通道DDR4-2667内存，在Cinebench R15上跑出了12482分。这一成绩比AMD“线程撕裂者”Threadripper 2990WX高出1.4倍，比28核至强金牌8180M处理器高出1.9 倍。
-
GSM基站时钟频率调制及测试
在ＧＳＭ ０５．１０条款的“无线子系统同步”中规定：“基站应该使用绝对精度优于０．０５ｐｐｍ（５×１０－８）的单一频率源作为时间基准以及ＲＦ的产生源，该频率也用于基站的全部载波源&rd
-
分享关于stm32f407定时器时钟频率的问题
上午想要用Timer10做相对精确的延时功能，但是用示波器发现实际延时数值总是只有一半，百思不得其解。仔细查阅各处资料结合实际研究后对stm32f407的14个定时器的时钟做一个总结：从时钟树中我们可以得知（时钟树的图
-
用DSP实现抖动（Jitter）测量的方法
近年来,抖动（Jitter）已经成为通信工程师非常重视的信号特征。在数字系统中,时钟频率正在变得越来越高。随着速率的升组,在上升沿或是下降沿哪性是微小的变化也变得越来越重要。因为时钟或数
-
s3c2410 时钟频率
PLLPLL(Phase Locked Loop)： 为锁相回路或锁相环,用来统一整合时脉讯号,使内存能正确的存取资料。PLL用于振荡器中的反馈技术。 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通
-
关于STM32F4定时器时钟频率问题
从时钟树中我们可以得知（1）高级定时器timer1, timer8以及通用定时器timer9, timer10, timer11的时钟来源是APB2总线（2）通用定时器timer2~timer5，通用定时器timer12~timer14以及基本定时器timer6,timer7的时钟来源
-
基于S3C2410 的时钟频率小结
其中pll 包含两种： MPLL 主要应用于各种设备时钟的提供，将重点讨论UPLL 应用于USB时钟频率应用，为48M其中MPLL的设置主要依靠使用各种锁相环和分频器来改变输入原始的频率，经过锁相环之后可以提升频率，关于频率的
-
GSM基站时钟频率调整和测试浅谈
在ＧＳＭ ０５．１０条款的“无线子系统同步”中规定：“基站应该使用绝对精度优于０．０５ｐｐｍ（５×１０－８）的单一频率源作为时间基准以及ＲＦ的产生源，该频率也用于基站的全部载波源&rd
-
有关51单片机晶振的问题总结
晶振是什么？全称是石英晶体振荡器，是一种高精度和高稳定度的振荡器。通过一定的外接电路来，可以生成频率和峰值稳定的正弦波。而单片机在运行的时候，需要一个脉冲信号，做为自己执行指令的触发信号，可以简单的想象为：单片机收到一个脉冲，就执行一次或多次指令。
-
引起的较高时钟频率仿真失败原因
通常如果你的设计在较低时钟频率时通过了仿真，但是在较高时钟频率时却失败了，你的第一个问题应该是你的设计在某个较高时钟频率时是否达到了时序约束的要求。然而这里我们将举这样一个例子，就是对于某个较高时钟频率你已经检查了静态时序分析（STA），而且时序约束也是正确的。
-
玩火|STM32超频求点赞！
吹客=Trick ； 这是评测频道打造地一个全新栏目，旨在用轻松活泼的方式让大家一起来分享开发板使用开发的技巧和心得。只要你的文章是原创的，并且有观点有干货，一切内容和题材都可以被我们所接受。投稿请至stitch-sk@hotmail.com(采用有惊喜！)
-
单片机的低功耗设计技术及注意问题
1 单片机的低功耗设计技术1.1 高集成度的完全单片化设计将很多外围硬件集成到了CPU芯片中，增大硬件冗余。内部以低功耗、低电压的原则设计，这给单片机的低功耗设计提供了很强的支持。1.2 内部电路可选择性工作通过
-
在FPGA上建立一个UWB脉冲发生器
用大多数FPGA都可以实现一个数字UWB(超宽带)脉冲发生器。本设计可以创建一个两倍于FPGA时钟频率的脉冲信号(图1)。以前的设计要采用异步延迟，才能制造出所需频率的脉冲。不
-
改善8051系统用电效率的微控制器
摘要：一种改进架构的高性能8051设计、外围功能集成、选用合适的时钟源以降低功耗;并介绍节省电能的软件技术及采用待机模式降低功耗的技巧。 关键词：停机模式 空闲模式 功率管理模式 便携式产品的功能和性能日新月
-
基于时钟输入和相位噪声的抖动计算应用
本文将采用低抖动时钟发生器AD9523为双通道、14位、250 MSPS ADC AD9643提供时钟。 使用这些产品后，常见的时钟频率为245.76 MHz，因此针对AD9523将采用30.72 MHz基准电压源(外部振荡器)，并设置内部寄存器，以生
-
ADC0809功能简介
ADC0809是8路8位逐次逼近型A/D转换CMOS器件，在过程控制和机床控制等应用中，能对多路模拟信号进行分时采集和A/D转换，输出数字信号通过三态缓冲器，可直接与微处理器的数据总线相连接。一：ADC0809的内部结构和引脚
-
可使截止频率与时钟频率连动的48dB-octSCF低通滤波器
可使截止频率与时钟频率连动的48dB-octSCF低通滤波器
jls1976
huanle1030
小黑屋525
liy1979
oy706659037
kickfox
iwqt1983
ding526637566
qinzhengxiang
godfarmer76
xcopy001
george_91
haorui2020
Steven767
zbhcqu
zbhcqu
xiaoqihuaihuai
wml30
carl521
a19930615
