-
基于SRL16E的PN码生成器的设计
应用SRL16E来实现PN码生成器的方法可以大大节省FPGA资源的占用量，并且由于SRL16E是被优化设计的模块，相较于传统的方法可提高所设计PN码生成器的效率。
-
安森美 推出ECLinPS时钟分配器件
安森美半导体 (Onsemi) 为当今最先进的计算、数据存储、连网和消费应用的同步存储器模块推出两款新的时钟分配器件，扩展了高性能 ECLinPSTM 时钟管理产品系列。
-
微机保护中DSP与时钟DS12CR887的接口设计
系统中其他外围电路的控制方法和原理与时钟芯片完全类似，以此方法可以搭建一个通用性强、性能稳定的硬件平台，再通过各种具体的保护应用软件，从而实现各种具体功能的微机保护装置。
-
D类放大器的发展趋势
数字放大器改善了音频质量和系统性能。D类放大器在过去的几代产品中已经得到了巨大的发展，系统设计者极大地改善了系统的耐用性并提高了其音频质量。实际上，对大多应用而言，使用这些放大器所带来的好处已经远远超过
-
D类放大器的发展趋势
-
微机保护中DSP与时钟DS12CR887的接口设计
系统中其他外围电路的控制方法和原理与时钟芯片完全类似，以此方法可以搭建一个通用性强、性能稳定的硬件平台，再通过各种具体的保护应用软件，从而实现各种具体功能的微机保护装置。
-
D类放大器的发展趋势
-
D类放大器的发展趋势
-
富士通快速时钟数据恢复IC揭开神秘面纱
富士通首次开发出以40-to-44-Gbps的速度执行时钟数据恢复(clockanddatarecovery,CDR)的IC，使将来能够开发出40-Gbps的光串行器/解串器模块。 这款CMOSCDR在以40-Gbps的速度运行时耗电0.91瓦，运用了三重超取样(over
-
泰克 推出新型时钟恢复仪器
泰克公司今天宣布，泰克公司已与SyntheSys Research达成OEM协议，采用SyntheSys Research提供的高级时钟恢复仪器。根据协议，新的仪器将以泰克80A07 BERTScope CR的名称推向市场。
-
安森美 推出低歪曲率扇出缓冲器
安森美半导体（Onsemi）进一步拓展原有高性能时钟管理解决方案产品系列，推出三款新高精确度、低歪曲率且配备CMOS输出的1:4时钟扇出缓冲器，NB3N551、NB3L553以及NB3N2304NZ大幅超越竞争产品的性能表现。
-
高速ADC的低抖动时钟设计
本文主要讨论采样时钟抖动对ADC信噪比性能的影响以及低抖动采样时钟电路的设计。
-
高速ADC的低抖动时钟设计
本文主要讨论采样时钟抖动对ADC信噪比性能的影响以及低抖动采样时钟电路的设计。
