对基于数字信号处理器(DSP)的系统而言,优化功耗是一项重要但往往难以实现的设计目标。现在,基于DSP的设备常常把以往各自独立的多个应用结合起来,每一个应用都可能有多个工作模式。要得到这样一个设备的功率分布是非常困难的一件事,更遑论整个复杂的系统。设计人员需要获知尽可能多的最佳信息,以及能够帮助他们优化特定应用之功耗的技术和工具。
本文针对嵌入式系统下EPA网络的特点,提出了分类链式内存队列的动态内存管理方法和简单递增时钟队列的时钟管理模型,试验结果表明,该设计方法能够有效的提高EPA协议栈稳定性和实时性。
EPA通信协议栈设计中的关键技术研究
介绍了采用GPSOEM接收板的精确授时功能来实现精密时钟系统的设计思路和方法,给出基本的硬件电路和软件流程并基于ATmega128单片机上实现GPS时钟的提取并在LCD上显示。
介绍了采用GPSOEM接收板的精确授时功能来实现精密时钟系统的设计思路和方法,给出基本的硬件电路和软件流程并基于ATmega128单片机上实现GPS时钟的提取并在LCD上显示。
Maxim推出DS3102业内首款时钟卡IC,为G.8262兼容的同步以太网(Sync-E)设备提供完整的电信级、Stratum 3时钟同步。
Maxim推出DS3102业内首款时钟卡IC,为G.8262兼容的同步以太网(Sync-E)设备提供完整的电信级、Stratum 3时钟同步。
新华网布宜诺斯艾利斯12月21日专电(记者宋洁云 冯俊扬)为缓解能源紧张局面,阿根廷政府21日开始实施全国节能行动,除了实行夏时制外,还在全国范围内全面推广节能灯,限制政府机构用电数量。 根据当天公布
美国国家半导体公司 (NS)宣布推出业界首款集成 IEEE 1588 准确时间协议(PTP)硬件支持功能的以太网收发器。
本文阐述了一种芯片时钟与功耗管理控制器的工作原理,进行了模块划分,采用硬件描述语言实现了设计,并利用Synopsys公司的EDA工具进行了仿真和综合。
性能与成本一直是MEMS振荡器能够在多大程度上取代现有石英产品的关键。尽管从绝对出货量来看,石英产品目前仍占据着市场主流,但是随着时钟产品不断向小型化、薄型化演进,MEMS硅振荡器在性能、成本与供货周期等各方
全速测试性能在大量新功能的帮助下有了大幅改进,包括在测试模式期间使用片上产生的功能时钟。目前许多设计都工作在非常高的频率下,并且包含有很多时钟。片上锁相环(PLL)是一种创建内部时钟的常见方法。通常伴随
应用SRL16E来实现PN码生成器的方法可以大大节省FPGA资源的占用量,并且由于SRL16E是被优化设计的模块,相较于传统的方法可提高所设计PN码生成器的效率。