芯片验证

m_sequencer和p_sequencer到底谁大

UVM消息打印机制打印的时间为啥跟波形时间不一样

有些朋友在使用UVM构建测试平台时调用`uvm_info时发现波形中信号变化的时间和`uvm_info显示的时间不一致（本文以`uvm_info为例说明），并且使用UVM-1.1和UVM-1.2居然`uvm_info显示的时间还不一样，这到底是怎么回事儿呢？下面本文将通过追究下到底是什么原因导致的，并且给出自定义消息格式的一些方法。

互联网/芯片验证/烤面筋和理发师，也许赚得差不多

芯片验证通常被视为设计的衍生。十年前的验证不如设计那么重要，新手的设计经常被安排进行一些验证，大多数验证工程师想要成为设计也就不足为奇了。但现在，验证可能是比设计更有利可图的职业选择，许多有经验的人会坚持验证，而不会考虑转向设计。一般估计，70%的芯片开发周期用于功能验证。验证工...

数字芯片验证项目中设计验证的比例应该是多少？

一些团队中的工程师既担任设计又担任验证，在编写HDL后顺便执行验证。而另外的一些团队使用独立的验证团队，相比设计人员同时扮演双重角色有明显的优势： 一、验证是一个独立的工种，需要具有和设计完全不同的很多技能，其中最主要的只有两件事（1、创造完备的输入激励场景；2、进行完备的功能检...

芯片验证中的两学一做

做复杂事情井井有序是对一个人优良品格的赞美，对于芯片功能验证也是一样。芯片验证的最终目的就是确保交付一个没有功能bug的RTL，为了达成这个目标就需要一个有经验的验证工程师的带领，即需要经过多个项目摸打滚爬的工程师的指导。 这里总结为两学一做，即做前学-做-做后学。 做前学：数字...

芯片验证计划需要包含哪些内容？

首先，验证计划非常非常重要！因为它就是芯片验证的导向，回答了两个问题1、我在验证什么？2、我如何验证？事不预则不立，没有认真制定验证计划，验证过程和验证结果也不会乐观的。极有可能一地鸡毛，疯狂漏测。 在书写验证计划的时候，验证工程师最好视设计或者架构师为顾问。如果设计复杂，还需要...

有哪些意识会使芯片验证失败，遗漏bug

毫无疑问，在芯片验证中遗漏bug既耗时又耗钱。常常有些团队不遵循良好的验证意识，导致验证项目失败。下面列出了芯片研发团队常犯的一些导致芯片遗漏bug的错误：第一，验证工程师在验证设计时基于设计的具体实现而不是原始规格。此时的验证仅仅证明设计自己与自己功能相同，我们的验证需求应该来...

数字芯片验证为什么需要断言assertion

断言主要应用在白盒验证或者灰盒验证中，即假设某些内部条件在仿真过程中或者形式验证中一直成立。为什么现代芯片验证方法大量使用断言有几个原因：1、在黑盒验证中，验证工程师不知道一些内部实现细节，需要设计工程在RTL中使用断言指定这些非法场景。2、对于一些难以用仿真验证的关键复杂电路，...

第一性原理和芯片验证

亚里士多德说：“任何一个系统都有自己的第一性原理，它是一个根基性命题或假设，不能被缺省，也不能被违反。”《第一性原理》第一性原理，好比树木的根基，没有人会看到繁茂枝干下的树根，但它决定了树的一切。本文将“第一性原理”的思想引入芯片验证中的几个场景，以理清一些验证问题的本质，直达本...

华虹NEC采用SpringSoft Laker与Verdi系统加速建立PDK及芯片验证环境

【导读】藉由SpringSoft提供的设计工具，华虹NEC已开发第一版Laker PDK，使其0.13微米的内嵌式闪存技术的定制芯片流程更有效率，并在侦错与功能验证流程中增加百分之五十以上的产能。华虹NEC所提供的0.13微米的内嵌式

提高芯片验证效率　明导企业验证平台新登场

核心提示：明导国际(Mentor Graphics)企业验证平台(EVP)出炉。为大幅提高IC设计公司的生产力总体验证投资回报率，明导开发出整合先进验证解决方案Questa、全球硬体模拟资源配置技术Veloce OS3及强大除错环境Visualiz

展讯采用Cadence Palladium XP II平台用于SoC芯片验证

Cadence设计系统公司近日宣布，展讯通信有限公司(Spreadtrum Inc.)选择Cadence® Palladium® XP II验证计算平台用于系统芯片(SoC)验证和系统级验证。展讯使用Palladium XP II的目的是为了缩短芯片的研发周期

基于OVM验证平台的IP芯片验证

　芯片验证的工作量约占整个芯片研发的70%，已然成为缩短芯片上市时间的瓶颈。应用OVM方法学搭建SoC设计中的DMA IP验证平台，可有效提高验证效率。　　随着集成电路设计向超大规模发展，芯片验证工作的难度在不断增大

应对百万门级系统级芯片验证挑战的可扩展解决方案

功能验证是电子设计人员目前面临的主要挑战，无论是设计团队还是验证团队，都将超过50%的时间用在纠错上，因此这一领域的技术进展将对缩短产品上市时间产生重大影响。本文探讨基于断言的技术和改进的纠错方法，以及为

应对百万门级系统级芯片验证挑战的可扩展解决方案

功能验证是电子设计人员目前面临的主要挑战，无论是设计团队还是验证团队，都将超过50%的时间用在纠错上，因此这一领域的技术进展将对缩短产品上市时间产生重大影响。本文探讨基于断言的技术和改进的纠错方法，以及为

华虹NEC采用SpringSoft Laker与Verdi系统，加速建立PDK及芯片验证环境

世界领先的纯晶圆代工厂之一，上海华虹NEC电子有限公司 （以下简称“华虹NEC”）与全球专业IC设计软件供应商SpringSoft Inc.近日共同宣布，HHNEC已采用SpringSoft Laker定制IC设计解决方案，运用于建立制程设计工具（

华虹NEC建立PDK及芯片验证环境

世界领先的纯晶圆代工厂之一，上海华虹NEC电子有限公司 (以下简称“华虹NEC”)与全球专业IC设计软件供应商SpringSoft Inc.今日共同宣布，HHNEC已采用SpringSoft Laker定制IC设计解决方案，运用于建立制程设计工具(PD

灿芯半导体第一颗40nm芯片验证成功

灿芯半导体(上海)有限公司与中芯国际集成电路制造有限公司(简称“中芯国际”，纽约证交所股票代码：SMI，香港联合交易所股票代码：HK0981)共同宣布灿芯半导体第一颗40nm芯片在中芯国际一次性流片验证成功。

中芯国际：灿芯半导体第一颗40nm芯片验证成功

灿芯半导体（上海）有限公司与中芯国际集成电路制造有限公司(简称“中芯国际”，纽约证交所股票代码：SMI，香港联合交易所股票代码：HK0981)共同宣布灿芯半导体第一颗 40nm 芯片在中芯国际一次性流片验证成功。灿芯半

利用AMSVF进行混合信号SoC的全芯片验证

　　 　　近年来，消费电子和个人计算市场的发展增加了对于更强大且高度集成的芯片产品的需求。低成本、低功耗、复杂功能和缩短上市时间的需要，让越来越多的IC设计采用了SoC技术。 　　 　　在这些SoC电路中，由