-
DFT测试方法之比较
ASIC设计的平均门数不断增加，这迫使设计团队将20%到50%的开发工作花费在与测试相关的问题上，以达到良好的测试覆盖率。尽管遵循可测试设计(DFT)规则被认为是好做法，但对嵌入式RAM、多时钟域、复位线和嵌入式IP的测
-
基于LabVIEW的多功能信号采集与多通道定时计数器／触发器的设计
摘要：随着虚拟仪器计数的发展，软件即设备的思想已然成为科研仪器设备需求的发展趋势。文中利用现有硬件平台，给出了一个基于LabVIEW的虚拟仪器的设计与实现方法。该虚拟仪器不仅可实现多达24路以上通道的同步、异
-
数据库触发器机制的设计与实现
数据库触发器机制的设计与实现
-
用触发器的电子密码锁电路
-
T210 2-5-10进制计数和减法计数的应用电路
T210计数器(TTL)是异步计数器,它的内部有四个触发器,第一个触发器有独立的时钟输入CP1和输出QA,其余三个触发器以五进方式相连,其时钟输入为CP2,输出为QB,QC,QD.T210的管脚外引
-
以1.5 Gbps运行的PRBS发生器
PRBS（伪随机二进制序列）或PN（伪噪声）发生器在数字数据传输中有广泛的应用（参考文献1）。这些电路通常由带反馈的简单移位寄存器构成，它可以用作串行数据链路的测试源。正如它们名称所示，输出序列并非真正随机，
-
一种改进的对抗软错误电路结构设计
摘要：给出了一种改进的基于时钟沿的自我检测和纠正的电路结构，以纠正由单粒子翻转(SEU)引起的数据错误。简单概述了已有的检测和纠正SEU的电路结构，并在该电路的基础上提出了改进的电路结构．以实现对触发器以及SR
-
触发器的类型转换介绍
所谓触发器的类转换，就是用一个已有的触发器去实现另一类型触发器的功能。一般转换要求示意图如图13-25所示。目的是求转换逻辑，也就是求已有触发器的激励方程。常用的方法有两种：公式法：通过比较触发器的状态转移
-
锁相环调频立体声解码电路D7343的应用
D7343锁相环立体声解码电路与D3361内部电路大同小异,其差别在于D7343用触发器来控制立体声开关接通,当复合信号较小时触发器不翻转,这时变为单声道.用这种方式控制开关的立体声解码器的信噪比较同类型解码器好,S/N大于
-
主从触发器基本原理分析
图13-11(a)所示为主从RS触发器原理电路。它是由两个高电平触发方式的同步RS触发器构成。其中门E、F、G、H构成主触发器，时钟信号为CP，输出为Q、，输入为R、S。门A、B、C、D构成从触发器，时钟信号为，输入为主触发器
-
基于FPGA+DSP导引头信号处理中FPGA设计的关键技术
1 引言随着同防工业对精确制导武器要求的不断提高，武器系统总体设计方案的日趋复杂，以及电子元器件水平的飞速发展。导引头信号处理器的功能越来越复杂，硬件规模越来越大．处理速度也越来越高．而且产品的更新速度
-
基于FPGA+DSP导引头信号处理中FPGA设计的关键技术
1 引言随着同防工业对精确制导武器要求的不断提高，武器系统总体设计方案的日趋复杂，以及电子元器件水平的飞速发展。导引头信号处理器的功能越来越复杂，硬件规模越来越大．处理速度也越来越高．而且产品的更新速度
-
基本触发器的逻辑结构和工作原理分析介绍
基本触发器的逻辑结构如图13-1所示。它可由两个与非门交叉耦合构成，图13-1(a)是其逻辑电路图和逻辑符号，也可以由两个或非门交叉耦合构成，如图13-1(b)所示。图13-1 基本触发器逻辑结构及逻辑符号现在以两个与非门组
-
电平触发器和边沿触发SR触发器
可以将电平触发器转换成更为灵活的边沿触发器（采用时间控制方法）。边沿触发器只在上升沿或下降沿处对输入采样。这种转换可以这样来实现：将原来的时钟信号经过一个电平触发的脉冲发生器电路，并将所得到输出脉冲作
-
SR触发器介绍
或非门交叉SR触发器与非门交叉SR触发器钟控电平触发与非门SR触发器
-
J-K触发器应用之可逆计数器电路
图中所示是J-K触发器组成可逆计数器电路。要求计数器能够在一定条件下，从加法计数改换成减法计数，也可以从减法计数变成加法计数，这种计数器叫可逆计数器。图示线路当可逆
-
J-K触发器组成分频、计数电路及真值表分析
图A所示是用CMOS电路J-K触发器组成的除2加法计数线路，表A是其真值表。图B所示是除3加法计数线路，表B是其真值表。
-
FPGA异步时钟设计中的同步策略
1 引言 基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨
-
FPGA大公司面试笔试数电部分，看看你会多少
1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 答案应该与上面问题一致〔补充〕：同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起
-
龙门铣床触发器原理图电路
