-
2.5D封装+28nm,破除摩尔定律魔咒改变IC产业游戏规则
摩尔定律认为芯片上的晶体管数量每过18个月就会翻一番，过去20年，不管是和FPGA厂商还是ASIC厂商都在遵循在这个定律的发展，随着微电子技术更深入地改变人们的生活，摩尔定律似乎成了芯片技术发展的约束-----如何更早
-
赛灵思隆重进驻北京新址并宣布成立中国研发中心
21ic讯 赛灵思公司 （Xilinx, Inc.）日前在进驻北京新址的庆典上,强调其对高增长的中国市场的承诺。该公司不断扩大其在亚太地区的影响力，包括开设研发中心，并将本地销售、市场营销和应用工程设计等业务整合到统一的
-
赛灵思进驻北京新址并宣布成立中国研发中心
赛灵思公司日前在进驻北京新址的庆典上,强调其对高增长的中国市场的承诺。该公司不断扩大其在亚太地区的影响力，包括开设研发中心，并将本地销售、市场营销和应用工程设计等业务整合到统一的办公地点。新址面积达 2,
-
赛灵思首次公开演示全球第一款可扩展处理平台
赛灵思在 ARM 欧洲技术大会上演示其首款 Zynq 芯片应用， 客户利用早期试用工具和仿真平台开发的应用将移植到该器件上2011 年 12 月 9日，中国北京 —全球可编程平台领导厂商赛灵思公司 (Xilinx, Inc. (NASDA
-
赛灵思向客户交付首批Zynq™-7000可扩展处理平台
21ic讯 赛灵思公司 (Xilinx, Inc.)日前宣布向客户交付首批 Zynq™-7000 可扩展处理平台 (EPP)，这是其完整嵌入式处理平台发展战略的一个重大里程碑，率先为开发人员提供堪比ASIC 的性能与功耗，FPGA 的灵活性以
-
赛灵思首次公开演示全球第一款可扩展处理平台
赛灵思首次公开演示全球第一款可扩展处理平台
-
赛灵思首次公开演示全球第一款可扩展处理平台
赛灵思首次公开演示全球第一款可扩展处理平台
-
赛灵思向客户交付首批Zynq™-7000可扩展处理平台
赛灵思向客户交付首批Zynq™-7000可扩展处理平台
-
赛灵思向客户交付首批Zynq™-7000可扩展处理平台
赛灵思向客户交付首批Zynq™-7000可扩展处理平台
-
赛灵思副总裁汤立人：28nm之后FPGA寻求新变革
FPGA一再仰仗新的工艺节点实现性能的提升，28nm时代的到来是否预示着20nm在“招手”？汤立人表示，一是在28nm之后的工艺节点，存储和模拟部分将更难实现，因此软件变得更加重要，赛灵思通过收购AUTOESL设计
-
赛灵思三款关键连结功能IP，利于克服设计挑战
赛灵思(Xilinx, Inc.)宣布推出三款关键连结功能IP，为3G+/4G 无线基地台提供了可编程、具弹性和高成本效益的关键建置元素。该公司的 Serial RapidIO Gen 2 v1.2 Endpoint LogiCORE IP 、 JESD204 v1.1 LogiCORE IP 和
-
肉搏开始了！赛灵思28nm 7系列FPGA加速取代ASIC！
如果把FPGA与ASIC之间的竞争看成一场战斗，那么目前这场战斗正从远观、叫阵、近战发展到它的最后阶段――肉搏!6月22日，赛灵思基于统一架构的28nm 7系列FPGA闪亮登场，本次发布的FPGA新品最大的亮点是功耗大幅度降低
-
28nm工艺优势和设计挑战
FPGA的28nm创新赛灵思的愿景是在当今的市场发展趋势下，为中国系统工程师提供一个基础创新平台。为此，赛灵思在四大关键技术领域做了巨大的投入，诞生了四大关键技术创新： ● 28nm工艺; ● SSI(堆叠硅片互联)
-
赛灵思System Generator中的时间参数
基于模型的设计(MBD)因其在缩小实时系统抽象的数学建模和物理实现之间差距方面的光明前景而备受关注。通过使用相同的源代码进行算法分析、架构探讨、行为模拟和硬/软件设计，MBD有望缩短系统设计周期。 无需通晓硬
-
赛灵思推关键互联IP支持新一代无线网LTE 和LTE－A络基础架构
2011 年 11 月 18 日，全球可编程平台领导厂商赛灵思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出三款对构建低成本高灵活性可编程 3G+/4G 无线基站至关重要的关键互联功能 IP ——赛灵思Serial Rapi
-
赛灵思助力有线电视运营商打造面向未来的前端系统
21ic讯 赛灵思公司 （Xilinx, Inc.）在 2011 年 SCTE 有线电视技术博览会 (SCTE Cable-Tec Expo 2011)上演示了有线电视行业第一个用单个 RF 端口支持多达 160 个正交幅度调制 （QAM ）信道的方案，该方案是在基于赛灵
-
赛灵思推出关键互联IP
21ic讯 赛灵思公司 （Xilinx, Inc.）日前宣布推出三款对构建低成本高灵活性可编程 3G+/4G 无线基站至关重要的关键互联功能 IP ——赛灵思Serial RapidIO Gen 2 v1.2 终端LogiCORE™ IP、JESD204 v1.1
-
赛灵思System Generator中的时间参数
基于模型的设计(MBD)因其在缩小实时系统抽象的数学建模和物理实现之间差距方面的光明前景而备受关注。通过使用相同的源代码进行算法分析、架构探讨、行为模拟和硬/软件设计，MBD有望缩短系统设计周期。 无需通晓硬
-
赛灵思推出关键互联IP
21ic讯 赛灵思公司 （Xilinx, Inc.）日前宣布推出三款对构建低成本高灵活性可编程 3G+/4G 无线基站至关重要的关键互联功能 IP ——赛灵思Serial RapidIO Gen 2 v1.2 终端LogiCORE™ IP、JESD204 v1.1
-
赛灵思助力有线电视运营商打造面向未来的前端系统针对家庭提供更具吸引力的三重播放业务
灵活的芯片与 IP 套装能以单个 RF 端口提供 160 个 QAM 信道，满足最新 CableLabs CCAP 规范要求2011年11月18日，中国北京 — 全球可编程平台领导厂商赛灵思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）在 2011 年 SCTE 有
e_town
13526569668
13526569668
aibjinhu521
eanry
liangzai135230
Shawn123
qsddqsdd3
Ragnarok
LED2013
bd7qwmcu
21ic-09
squallner
fjhome654
桃花运
ljhtj
826318230
keigo2008
xiahuan1130
雪山飞狐D
