采样保持电路

关注人关注

我要报错

高性能CMOS采样保持电路的设计

本文介绍的采样／保持电路采用全差分结构，并通过底板采样技术有效的抑制电荷注入和时钟馈通效应它采用高性能的增益自举运算放大器来减小由于有限增益和不完全建立带来的误差。

模拟
2007-10-25

采样保持电路 CMOS 运算放大器导通电阻

首页上一页 1 2 下一页尾页