兼容65nm IP、功耗大幅降低堪比40nm,富士通半导体ASIC/COT业务部明年将推出两套创新的55nm工艺模型,对成本、上市时间和功耗极其敏感的消费终端ASIC设计意义重大。近日,在西安举办的2011中国半导体行业协会集成电路
兼容65nm IP、功耗大幅降低堪比40nm,富士通半导体ASIC/COT业务部明年将推出两套创新的55nm工艺模型,对成本、上市时间和功耗极其敏感的消费终端ASIC设计意义重大。近日,在西安举办的2011中国半导体行业协会集成电路
本文的研究目标是设计H.264标准中的Exp-Golomb解码器,在对其算法进行深入探讨的基础上,提出了一种高效且低成本的ASIC实现方案。 Exp-Golomb编码原理及解码算法分析 在H.264基本规范中,除了残差变
21ic讯 S2C Inc.宣布,由它组织的第四届SoCIP年会即将于2011年5月24日及26日分别在上海与北京召开。此次年会结合了技术研讨会与展商展示两大板块,旨在向中国展示世界最先进的SoC/ASIC设计技术。参加者至少可以与15家
快速SoC/ASIC原型验证解决方案供应商--S2C Inc.宣布,由它组织的第四届SoCIP年会即将于2011年5月24日及26日分别在上海与北京召开。此次年会结合了技术研讨会与展商展示两大板块,旨在向中国展示世界最先进的SoC/A
全球电子设计创新企业Cadence设计系统公司 ,日前宣布在帮助ASIC与FPGA设计者们提高验证效率方面取得最新重大进展。加上对最新Accellera Universal Verification Methodology (UVM) 1.0业界标准的全面支持,600多
采用先进半导体工艺,结构化ASIC平台可以提供更多经预定义、预验证和预扩散的金属层,并支持各种存储器接口,能简化接口设计和时序问题。本文详细介绍了结构化ASIC平台的这些特点和性能。 最新的ASIC设计架构能够大大
在由Xilinx主办的会议上市调公司Semico的Richard Wawrzyniak’s作了有关全球ASIC市场的报告。Semico对于传统的ASIC市场将只有低增长的预测,而可编程逻辑电路(PLD)在带宽与可移动联结等日益增长的需求推动下将有
针对IC前端设计中的关键技术,即将寄存器传输级(RTL)描述的手工综合成门级网表,通过人工参与的方式,运用数字电路设计知识将行为级代码用一些最基本的逻辑门(比如与非门、非门、或非门等)按照时应的综合电路模型得出其相应的门级电路。在ASIC设计过程中运用这种方法,不仅优化电路的结构,且能保证逻辑功能的正确性,同时可降低传输过程中的延迟,提高芯片设计的可靠性。因此,研究ASCI设计中的手工综合具有重要的实用价值。
过去,半导体行业一直关注的两个目标是缩小体积和提高速率。近 40年来,对这些目标的追求促使行业发展符合摩尔定律,性能和电路密度每18个月翻倍。导致技术高速发展,蕴育了计算机革命、互联网革命以及现在的无线通信
根据市场研究机构Gartner公司所进行的一项调查显示,历经全球景气衰退的冲击,2008年芯片设计项目外包的成长脚步逐渐减缓;对于IC设计服务供货商而言,2009年将是决定成败关键的一年。 Gartner公司表示,这项针对40家
据市场调研公司Gartner,FPGA正在取代ASIC,全球金融危机将在2009年加剧这一趋势。现在二者的设计数量之比为30比1。Gartner表示,由于经济危机促使厂商推迟甚至取消设计,预计2009年ASIC设计数量将减少22%。据Gartne
在过去10年间,全世界的设计人员都讨论过使用IC">ASIC或者FPGA来实现数字电子设计的好处。通常这些讨论将完全定制IC的性能优势和低功耗与FPGA的灵活性和低NRE成本进行比较。设计队伍应当在ASIC设计中先期进行NRE投资
ASIC设计工程师有着不错的职业前景,只要他们不会在需要提高技能水平的时候还“纹丝不动”。就像一个资深工程师所解释的那样,并不是今天不需要那么多的ASIC设计人才,而是将来技术的发展将改变工程师在技术行业的角色。
ASIC设计工程师,如何才能保住你的饭碗?