-
基于SoPC Builder的电子系统的开发
摘要：从系统总线设计、用户自定义指令和FPGA协处理器的应用这三个方面详细介绍了如何应用SOPC设计思想和SoPC Builder工具来开发电子系统。通过应用SOPC Builder开发工具，设计者可以摆脱传统的、易于出错的软硬件设
-
基于SoPC Builder的电子系统的开发
摘要：从系统总线设计、用户自定义指令和FPGA协处理器的应用这三个方面详细介绍了如何应用SOPC设计思想和SoPC Builder工具来开发电子系统。通过应用SOPC Builder开发工具，设计者可以摆脱传统的、易于出错的软硬件设
-
基于SoPC Builder的电子系统的开发
基于SoPC Builder的电子系统的开发
-
开放数据中心联盟大会在京召开 探讨云计算发展方向
2010年11月2日，主题为“众志凌云 开放之道”的开放数据中心联盟大会暨英特尔云愿景发布会在北京召开。英特尔公司与来自日前成立的“开放数据中心联盟(Open Data Center Alliance)”中的14位中国代表在会上共同探讨了
-
基于DSP Builder的带宽自适应全数字锁相环的设计与实现
提出一种设计全数字锁相环的新方法，采用基于PI控制算法的环路滤波器，在分析模拟锁相环系统的数学模型的基础上，建立了带宽自适应全数字锁相环的数学模型。使用DSP Builder在Matlab／Simulink环境下搭建系统模型，并采用FPGA实现了硬件电路。软件仿真和硬件测试的结果证明了该设计的正确性和易实现性。该锁相环具有锁频速度快、频率跟踪范围宽的特点。同时，系统设计表明基于DSP Builder的设计方法可缩短设计周期，提高设计的灵活性。
-
基于DSP Builder的带宽自适应全数字锁相环的设计与实现
提出一种设计全数字锁相环的新方法，采用基于PI控制算法的环路滤波器，在分析模拟锁相环系统的数学模型的基础上，建立了带宽自适应全数字锁相环的数学模型。使用DSP Builder在Matlab／Simulink环境下搭建系统模型，并采用FPGA实现了硬件电路。软件仿真和硬件测试的结果证明了该设计的正确性和易实现性。该锁相环具有锁频速度快、频率跟踪范围宽的特点。同时，系统设计表明基于DSP Builder的设计方法可缩短设计周期，提高设计的灵活性。
-
基于DSP Builder的回波抵消器设计与实现
摘要：针对通信中的回波问题，基于自适应滤波的LMS算法，设计了自适应回波抵消器。并基于利用FPGA芯片，在DSP Builder平台上，有效结合MatLab／Simulink和Quanus II设计工具，根据模块化设计思想实现了LMS算法自适应
-
基于DSP Builder的回波抵消器设计与实现
基于DSP Builder的回波抵消器设计与实现
-
基于FPGA及DSP Builder的VGA接口设计
本文基于DSP Builder的VGA接口设计方法，对VGA接口时序和系统设计需求进行了介绍，并在硬件平台下实现一维与二维信号的显示。 VGA接口标准 VGA显像原理 显示器通过光栅扫描的方式，电子束在显示屏幕上
-
基于FPGA及DSP Builder的VGA接口设计
基于FPGA及DSP Builder的VGA接口设计
-
基于FPGA及DSP Builder的VGA接口设计
基于FPGA及DSP Builder的VGA接口设计
-
基于DSP Builder的DDS设计及其FPGA实现
直接数字合成器，是采用数字技术的一种新型频率合成技术，他通过控制频率、相位增量的步长，产生各种不同频率的信号。他具有一系列的优点；较高的频率分辨率；可以实现快速的频率切换；在频率改变时能够保持相位的
-
基于DSP Builder的DDS设计及其FPGA实现
基于DSP Builder的DDS设计及其FPGA实现
-
基于FPGA的数字滤波器的设计与实现
在信息信号处理过程中,如对信号的过滤、检测、预测等,都要使用到滤波器,数字滤波器是数字信号处理中使用最广泛的一种方法,常用的数字滤波器有无限长单位脉冲响应（IIR）滤波器和有限长单位脉冲响应（FIR）滤波器两
-
基于FPGA的数字滤波器的设计与实现
在信息信号处理过程中,如对信号的过滤、检测、预测等,都要使用到滤波器,数字滤波器是数字信号处理中使用最广泛的一种方法,常用的数字滤波器有无限长单位脉冲响应（IIR）滤波器和有限长单位脉冲响应（FIR）滤波器两
-
基于DSP Builder的16阶FIR滤波器实现
现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域．而使用VHDL或VerilogHDL语言进行设计的难度较大。提出一种采用DSP Builder实现FIR滤波器的设计方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的设计流程，设计一个16阶的FIR低通滤波器，并完成了软硬件的仿真与验证。结果表明，该方法简单易行，可满足设计要求，它验证了采用DSP Builder实现滤波器设计的独特优势。
-
基于DSP Builder的16阶FIR滤波器实现
现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域．而使用VHDL或VerilogHDL语言进行设计的难度较大。提出一种采用DSP Builder实现FIR滤波器的设计方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的设计流程，设计一个16阶的FIR低通滤波器，并完成了软硬件的仿真与验证。结果表明，该方法简单易行，可满足设计要求，它验证了采用DSP Builder实现滤波器设计的独特优势。
-
基于DSP Builder的脑电信号小波处理
基于DSP Builder的脑电信号小波处理
