-
东芝用Synopsys IC Compiler设计90nm SoC
美国Synopsys宣布，东芝使用该公司自动布局设计工具“IC Compiler”开发的数字家庭网络无线通信SoC已经送厂生产（新闻发布）。关于这一应用案例，东芝已经在Synopsys于43rd Design Automation Conference（DAC 2006）
-
SYNOPSYS新一代实体设计解决方案
-
Synopsys为中芯国际先进工艺开发参考流程
-
Cadence综合技术提供新的方法来实现低功耗
Cadence设计系统公司今天发布了专为Cadence Encounter RTL Compiler综合技术实现新的低功耗能力，可提升芯片质量（QoS）。Encounter RTL Compiler现在通过将多目标全局优化扩展到动态及泄漏功耗优化，以一种全新的方
