CPLD

基于图像传感器的CPLD视觉系统设计

搭建一种低成本的嵌入式视觉系统，系统由CMOS图像传感器、CPLD、ARM7微处理器以及SRAM构成。其中，CPLD识别时序，解决了图像采集系统存在的严格时序同步和双CPU共享一片SRAM的总线竞争问题；用Verilog语言编写Mealy状态机控制图像数据写入SRAM，多路数据选择器实现总线切换，避免了总线冲突。图像处理算法注重效率，基于ARM实现，系统最终工作速率为25帧／s。

基于图像传感器的CPLD视觉系统设计

基于图像传感器的CPLD视觉系统设计

基于CPLD的高帧频CMoS相机驱动电路设计

依据Micon公司MI—MVl3型高帧频互补金属氧化物半导体(CMOS)图像传感器驱动控制时序关系，设计了高帧频相机驱动控制时序。选用Actel公司复杂的可编程逻辑器件及其开发系统，并利用硬件描述语言实现了驱动时序及控制时序。实验表明，设计的控制驱动时序完全能满足图像传感器的要求。

基于ADSP-BF531的数字音频选择系统

本系统采用先进的音频多速率转换器CS8420以及高性能嵌入式处理器ADS-BF531，实现多路数字音频信号的自动检测和选取。本系统已在试用，结果表明，该系统分析准确，转换速度快，工作稳定，适用于广播发射台。

基于ADSP-BF531的数字音频选择系统

基于ADSP-BF531的数字音频选择系统

换体DMA高速数据采集电路的CPLD实现

介绍了换体DMA高速数据采集电路原理及其CPLD实现。用CPLD设计双端口RAM缓存、控制译码、时序逻辑电路,很好地解决了电路元件所占体积大、电路复杂、不能实现在线升级等问题,大大提高了系统的整体性能。

基于单片机+CPLD的多路精确延时控制系统设计

基于CPLD和89S51的多功能信号测量仪

基于MCU+CPLD的新型光栅数显系统设计

基于MCU+CPLD的相位差和频率的测量方法研究及实现

基于MCU+CPLD的相位差和频率的测量方法研究及实现

CPLD在基于PCI总线的功率模块设计中的应用