以2个TMS320C62xx为棱l心处理器,实现大面积雷场图像的实时压缩和传输。
研制的超声相控阵实验系统采用数字方式控制各阵元的超声发射延时,能够得到很高的精度和稳定性。阐明该系统各阵元间的发射同步这一重要环节的实现方法。
本文阐述了卷积码编解码器的基本工作原理,在MAX+PLUS2软件平台上,给出了利用复杂可编程逻辑器件设计的(2,1,6)卷积码编解码器电路,并进行了编译和波形仿真。
在本文中,我们将通过对CPLD的发展、结构、应用和设计等方面的认知,了解CPLD的基本原理,并设计出CPLD脱机编程写入器的电路图。
在本文中,我们将通过对CPLD的发展、结构、应用和设计等方面的认知,了解CPLD的基本原理,并设计出CPLD脱机编程写入器的电路图。
本文比较了两种常用位同步提取电路的优缺点,在此基础上提出了一种基于CPLD/FPGA、用于数字通信系统的新型快速位同步方案。此方案借助Altera的设计工具设计了位同步提取电路,并利用FPGA予以实现,同时给出了该电路的仿真试验波形图。
Altera公司今天宣布新的零功耗MAX® IIZ CPLD进一步扩展了其低功耗可编程逻辑解决方案产品组合,该器件是专门针对解决便携式应用市场的功耗、封装和价格限制而设计开发的。
本文针对整车对电池管理系统提出双CAN通信的要求,设计了由CPLD、TMS320LF2407与SJA1000构成的双CAN控制器。文中介绍了其硬件电路和软件流程。
本文针对整车对电池管理系统提出双CAN通信的要求,设计了由CPLD、TMS320LF2407与SJA1000构成的双CAN控制器。文中介绍了其硬件电路和软件流程。
介绍一种用VHDL在CPLD芯片上设计微机保护系统控制接口的方法来提高抗干扰性能,试验结果表明:控制接口的抗干扰性能很高,完全实现微机保护系统的高可靠性控制。
本文介绍了基于新型高性能数字信号处理器(DSP)芯片TMS320F2812和复杂可编程逻辑器件(CPLD)MAX7128实现的断路器智能控制单元设计。重点叙述了调理电路、F2812通信模块、CPLD模块的设计。
介绍一种用VHDL在CPLD芯片上设计微机保护系统控制接口的方法来提高抗干扰性能,试验结果表明:控制接口的抗干扰性能很高,完全实现微机保护系统的高可靠性控制。
本文介绍了基于新型高性能数字信号处理器(DSP)芯片TMS320F2812和复杂可编程逻辑器件(CPLD)MAX7128实现的断路器智能控制单元设计。重点叙述了调理电路、F2812通信模块、CPLD模块的设计。