DDS同 DSP(数字信号处理)一样,是一项关键的数字化技术。DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广
摘要:介绍了基于DDS的米波段频率综合器的工作原理,给出了设计方案,并针对DDS固有高阶交调杂散采用了双路参考信号的设计,得到了良好的实验结果。 关键词:DDS固有高阶交调杂散;双路参考信号;低相噪低杂散
引言 近年来,为了提高信息传输速率,增强通信抗干扰能力,飞行器测控通信系统巳从统一载波体制向扩频统一测控通信体制发展。但是,这种宽带扩频测控技术的应用使得同步设计成为系统实现的难点,尤其对于多频率
标签:FPGA DDS任意波形发生器( Arbit rary Waveform Generato r,AWG) 是一种多波型的信号发生器, 它不仅能产生正弦波、指数波等常规波形, 也可以表现出载波调制的多样化, 如: 产生调频、调幅、调相和脉冲调制
摘要:定时同步是高速数据传输的关键技术也是难点问题。在对锁相环数字化设计、DDS原理结构和参数设计进行研究的基础上,提出了一种基于DDS的高速定时同步方法,对该定时同步方法的原理结构框图进行了详细的论述,对
O.引言本系统利用单片机和FPGA有效的结合起来共同实现等精度频率测量和IDDS技术,发挥各自的优点,使设计变得更加容易和灵活,并具有频率测量范围宽、产生的波形频率分辨率高及精度大等特点。系统方便灵活,测量精度
摘要:介绍了DDS技术,并且设计出一种基于DDS芯片的快跳频率合成器,它具有工作频率高、频率切换速度快、相位噪声低等特点,有较高的实用价值。 关键词:直接数字合成;AD9912;频率合成器 随着高速大规模集
21ic讯 Analog Devices, Inc.最近宣布,公司将以前的DDS集成电路(IC)时钟速度提升了三倍以上。ADI公司的AD9914集成了片内高速12-bit DAC,每秒采样速率达3.5千兆(GSPS),AD9915则可达2.5 GSPS。两种器件内核均支持能
CMOS传感器CMOS传感器是一种通常比CCD传感器低10倍感光度的传感器。光度一般在6到15Lux的范围内,CMOS传感器有固定比CCD传感器高10倍的噪音,固定的图案噪音始终停留在屏幕上好像那就是一个图案,因为CMOS传感器在10
航空通信设备包括短波通信、超短波通信设备,短波、超短波通信设备又分为常规通信方式和跳频通信方式,跳频通信因具有抗干扰性强、抗侦测能力好、频谱利用率高和易于实现码分多址等优点被称为无线电通信的“杀手
任意波形发生器( Arbit rary Waveform Generato r,AWG) 是一种多波型的信号发生器,它不仅能产生正弦波、指数波等常规波形,也可以表现出载波调制的多样化,如:产生调频、调幅、调相和脉冲调制等。更可以通过计算机
CMOS传感器CMOS传感器是一种通常比CCD传感器低10倍感光度的传感器。光度一般在6到15Lux的范围内,CMOS传感器有固定比CCD传感器高10倍的噪音,固定的图案噪音始终停留在屏幕上好像那就是一个图案,因为CMOS传感器在10
新的智能电表标准对于智能电表的设计和生产提出新的要求。国网单相表DDS-GW解决方案因满足新国网标准的要求而产生。该方案采用NXP公司低功耗LPC1100系列Cortex-M0微控制器作为主控芯片,完全按照国家电网公司智能电表
新的智能电表标准对于智能电表的设计和生产提出新的要求。国网单相表DDS-GW解决方案因满足新国网标准的要求而产生。该方案采用NXP公司低功耗LPC1100系列Cortex-M0微控制器作为主控芯片,完全按照国家电网公司智能电表
摘要:以Altera公司的QuartusⅡ7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal TapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软
基于FPGA的DDS IP核设计
全新的Ivy Bridge平台处理器目前只展现出了冰山一角,在消费者们等待主流的第三代酷睿i5、i3处理器的时候,在英特尔的官方MDDS数据库中,我们发现了即将登场的、性能更强的、新型号高端移动平台处理器—
摘要:以设计和实现可以进行功率输出的正弦波信号源为目的,提出了一种基于DDS技术,以单片机为控制核心、AD9850芯片为频率合成器的正弦交流电流信号源的设计方法。该正弦交流电流信号源可以产生频率稳定且频率范围为
近年来,超声波在工业中的应用不断涌现,比如超声波探伤,超声波清洗等等。伴随着超声研究的热门,如何有效的产生符合要求的超声波功率源也变的迫切起来,其性能特点直接影响着超声的研究工作。上述研究需要超声波具有高
摘要:在应用FPGA进行DDS系统设计过程中,选择芯片的运行速度优化和资源利用优化常常是相互矛盾的,从发展趋势和运算要求看,系统速度指标的意义比面积指标更趋重要。基于此,介绍了一种流水线结构来优化传统的相位累