21ic讯 Virtex®-6 FPGA ML605 评估套件包含所有用于系统开发的硬件、设计工具、IP和预验收参考设计基本组件,可满足您对高性能、串行连接功能及高级存储器接口技术的设计需求,让您可以立即开展设计开发工作。与
本心率计在数字式心率计的基础上,采用FPGA和VHDL语言实现,减少了元器件使用数量,提高了测量精度和可靠性。该电路能够实时采集并测量人体心跳的瞬时和平均心跳速率,判断并显示心率状态(即心跳是否正常、是否过快或过慢、是否有心率不齐现象)。如果心率过快或过慢或者有心率不齐现象,那么将用不同颜色发光管进行闪烁报警显示。
摘要:飞行试验振动信号具有采样率高、数据量大、处理复杂的特点,在现有条件下,通过遥测链路很难将大量的振动数据实时传输至地面监控系统。针对试飞测试的需要,结合某型号的试飞关键技术攻关研究,突破试飞振动数
DDR SDRAM是Double Data Rate SDRAM的缩写,即双倍速率同步动态随机存储器。DDR内存是在SDRAM内存基础上发展而来的,能够在时钟的上升沿和下降沿各传输一次数据,可以在与SDRAM相同的总线时钟频率下达到更高的数据传输率。虽然DDR2和DDR一样,都采用相同采样方式进行数据传输,但DDR2拥有两倍于DDR的预读取系统命令数据的能力。
引言 串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统的带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代 。起初, SERDES是独立的ASSP或ASIC器
本心率计在数字式心率计的基础上,采用FPGA和VHDL语言实现,减少了元器件使用数量,提高了测量精度和可靠性。该电路能够实时采集并测量人体心跳的瞬时和平均心跳速率,判断并显示心率状态(即心跳是否正常、是否过快或过慢、是否有心率不齐现象)。如果心率过快或过慢或者有心率不齐现象,那么将用不同颜色发光管进行闪烁报警显示。
摘要:高速中频采样信号处理平台在实际应用中有很大的前景,提出采用FPGA+DSP的处理结构,结合高性能A/D和D/A处理芯片,设计了一个通用处理平台,并对其主要性能进行了测试。实验与实际应用表明,该系统具有很强的
基于FPGA+DSP的高速中频采样信号处理平台的实现
基于POWER PC+FPGA架构的飞行试验振动数据实时分析系统设计
本设计使用硬件描述语言VHDL在FPGA数字逻辑层面上实现AES加解密,为了系统的扩展性和构建良好的人机交互,设计通过PS/2键盘输入加密密钥,并将其显示在LCD上。在软核MicroBlaze上,通过SPI总线读写FIFO和RAM控制射频芯片CC2420,使系统具有信道选择、地址识别、自动CRC校验功能,使系统更加安全、通信误码率更低。
摘要 利用异步FIFO实现FPGA与DSP进行数据通信的方案。FPGA在写时钟的控制下将数据写入FIFO,再与DSP进行握手后,DSP通过EMIFA接口将数据读入。文中给出了异步FIFO的实现代码和FPGA与DSP的硬件连接电路。经验证,利用
摘要 基于FPGA基本数据流的下载控制方式,利用遗传算法,通过单片机控制数据流的方式对FPGA进行编程配置,实现自身重构,使系统具有自适应、自组织和自修复的特性。 关键词 FPGA;遗传算法;动态重构;单片机
本设计使用硬件描述语言VHDL在FPGA数字逻辑层面上实现AES加解密,为了系统的扩展性和构建良好的人机交互,设计通过PS/2键盘输入加密密钥,并将其显示在LCD上。在软核MicroBlaze上,通过SPI总线读写FIFO和RAM控制射频芯片CC2420,使系统具有信道选择、地址识别、自动CRC校验功能,使系统更加安全、通信误码率更低。
摘要 利用异步FIFO实现FPGA与DSP进行数据通信的方案。FPGA在写时钟的控制下将数据写入FIFO,再与DSP进行握手后,DSP通过EMIFA接口将数据读入。文中给出了异步FIFO的实现代码和FPGA与DSP的硬件连接电路。经验证,利用
摘要 基于FPGA基本数据流的下载控制方式,利用遗传算法,通过单片机控制数据流的方式对FPGA进行编程配置,实现自身重构,使系统具有自适应、自组织和自修复的特性。 关键词 FPGA;遗传算法;动态重构;单片机
摘要:针对需要切换FPGA器件的配置以实现不同功能的特殊应用场合,提出了一种使用大容量的Flash存储器作配置码流载体的FPGA多配置系统。该系统采用传输速度快的JTAG接口提高了配置码流的烧写速度,采用并行从模式减少
基于FPGA的CAN总线控制器SJA1000软核的设计 汤书森,刘 栋,李建明 (兰州大学信息科学与工程学院,兰州 730000) 摘要:分析了CAN控制器SJA1000的特点及CAN协议通信格式。设计了控制器SJA1000的IP软核,能为应用提
摘要:为了方便基于FPGA实现的随机数发生器的验证与演示,以CycloneII FPGA芯片EP2C20Q240C8N为核心,设计实现了随机数发生器IP核下载与测试的开发验证平台,并详细阐述了各模块的设计原理及关键技术。最后,通过下载
为了能更好地实现变电站的自动化和数字化以及完成变电站系统的实时监控、测试,更快捷、直观地获得设备的运行状态。介绍了一台基于ARM+FPGA的电力光纤信号分析仪的设计与研究,从硬件方面提出了新的设计方案。这种光纤信号分析仪主要实现对数字化变电站中通过100 M BaseFX传输的各种格式报文的抓取、信息提取、报文解码、实时存储及波形显示等功能。
为实现智能仪器的远程控制,提高控制系统的速度,采用现场可箱程门阵列(FPGA)芯片、USB芯片等实现了智能仪器远程控制系统的设计。重点介绍RS 232与USB的接口转换原理及FPGA程序设计和仿真。系统采用先入先出存储器和有限状态机实现了RS 232与USB的接口转换,并实现上位机的控制、数据处理等功能。系统可大大减少上位机的工作量,不仅可以用于实验室也可应用在工业生产中。