可程序逻辑闸阵列芯片(FPGA)双雄赛灵思(Xilinx)与阿尔特拉(Altera)先后推出28纳米FPGA产品,不仅使FPGA市场战火升温,也让晶圆代工市场激烈角逐,在Xilinx首度与台积电携手合作后,Altera在28纳米产品的布局上亦相当
阐述了两种DDS的原理,频率合成方式(DDFS)和直读方式(DDWS),给出了FPGA实现方式,分析了DDS的几个关键的技术指标,并通过Matlab仿真。频率合成方式是比较常用的DDS产生方式,对它做了详细的原理性介绍和实现说明,重点通过仿真详细对比了两种实现方式在性能指标上的优劣,为后人的选择提供技术参考。
可程序逻辑闸阵列芯片(FPGA)双雄赛灵思(Xilinx)与阿尔特拉(Altera)先后推出28纳米FPGA产品,不仅使FPGA市场战火升温,也让晶圆代工市场激烈角逐,在Xilinx首度与台积电携手合作后,Altera在28纳米产品的布局上亦相当
在简要介绍地日运行规律的基础上,确定了视日运动跟踪法的计算模型及跟踪装置的机械结构。采用FPGA芯片XC3S1500为处理器,以步进电机为执行机构,采用Verilog语言设计实现了高度角一方位角太阳跟踪系统。根据系统的要求建立了计时模块、太阳高度角方位角计算模块、日出日落时间计算模块和步进电机脉冲控制模块。通过实验测试该系统能够达到预期的性能指标,对提高太阳能的利用率具有重要的现实意义。
虽然绘图芯片、网通及手机芯片等市场已进入库存修正阶段,除了 65/55纳米以下先进制程产能仍短缺,40纳米及28纳米产能更是供不应求,晶圆双雄台积电及联电仍然扩产不停歇。设备业者表示,手机及网通芯片、中央处理器
基于FPGA的片上系统和嵌入式系统的远程监控系统
基于FPGA的片上系统和嵌入式系统的远程监控系统
摘要:数字下变频技术是软件无线电的核心技术之一。本文首先介绍了DDC的组成结构,然后详细分析了DDC各功能模块的工作原理,通过Modelsim完成了DDC其主要模块的仿真和调试,并进行初步系统级验证。在仿真的基础上使用
“如今,FPGA(现场可编程门阵列)可以自如地协助半导体企业和系统设计企业将创意和产品快速得以实现,因此,在加速这些企业自主创新进程中,FPGA起着越来越重要的作用。”在日前于西安举行的2010年(第二届)
FPGA/EPLD的自上而下(Top-Down)设计方法: 传统的设计手段是采用原理图输入的方式进行的,如图1所示。通过调用FPGA/EPLD厂商所提供的相应物理元件库,在电路原理图中绘制所设计的系统,然后通过网表转换产生某一特
FPGA/EPLD的自上而下设计方法
基于FPGA与SRAM的大容量数据存储的设计
现了基于FPGA硬件及VHDL语言设计的LED点阵汉字滚动显示,可通过按键选择,控制其滚动方式:左移或者右移及上移或者下移等。阐述了LED点阵显示汉字的原理,给出了点阵汉字滚动显示控制器的原理图、部分VHDL源程序及时序仿真图并进行了详细的分析,提出了系统扩展成实现16×16点阵汉字滚动的改动思路。
针对某机载三轴运动平台的高精度伺服控制要求,设计了基于FPGA的伺服控制器。重点对硬件中的控制模块、驱动模块、通信模块和软件中的中断、复位、A/D转换等子程序进行了设计与实现。尤其是在驱动模块设计中,详细探讨了力矩电机的反馈环节参数给定模式。通过后续的仿真测试,验证了该三轴伺服控制器的有效性。
本设计有以下优点:数据处理与系统控制同步执行;微处理器内部存储资源丰富,且采用二级缓存结构,系统响应速度快;外设资源丰富,提供了如USB接口、RS232接口和以太网接口等与PC机互联的接口,方便示波器上采集到的波形数据在PC机上实时处理和在线调试;外部存储器资源丰富,采用1Gbit 容量的DDR2 SDRAM作后级波形数据缓存区和显示数据缓存区,能够存储更多波形数据,观察到更多波形细节。由此可见,采用该示波器系统可大幅提高数字示波器的数据处理能力和波形捕获率,整机的响应速度也将上一个台阶。
现了基于FPGA硬件及VHDL语言设计的LED点阵汉字滚动显示,可通过按键选择,控制其滚动方式:左移或者右移及上移或者下移等。阐述了LED点阵显示汉字的原理,给出了点阵汉字滚动显示控制器的原理图、部分VHDL源程序及时序仿真图并进行了详细的分析,提出了系统扩展成实现16×16点阵汉字滚动的改动思路。
针对某机载三轴运动平台的高精度伺服控制要求,设计了基于FPGA的伺服控制器。重点对硬件中的控制模块、驱动模块、通信模块和软件中的中断、复位、A/D转换等子程序进行了设计与实现。尤其是在驱动模块设计中,详细探讨了力矩电机的反馈环节参数给定模式。通过后续的仿真测试,验证了该三轴伺服控制器的有效性。
本文将介绍数字音频广播(DAB)接收机的样机设计。 系统的性能要求 欧洲DAB系统规定了4种模式,本设计采用的是第1种模式,具体参数如表1所示。其中,L表示一帧的符号数,K表示每个符号的子载波个数,TF表示一
针对DDS频率转换时间短,分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用A1tera公司的QuartusⅡ开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计,可得到相位连续、频率可变的信号,并通过单片机配置FPGA的E2PROM完成对DDS硬件的下载,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。
介绍了以FPGA为核心基手LVDS接口的高速通信系统。系统通过FPGA将并行输入的信号组成特定的串行帧格式,并用LVDS接口发送。电缆驱动器及接收均衡器芯片用于加强系统远距离数据传送的能力,以保证200 m同轴电缆的数据传输。系统使用串行同步方式传输,接收端首先通过时钟恢复芯片从串行数据帧中提取同步时钟,然后接收串行数据帧并恢复原信号。系统灵活性强、稳定性高,单路传输逮度高达120 Mb/s。