HDL语言

关注人关注

我要报错

完善FPGA系统设计的三原则

这里的面积指的是FPGA的芯片资源，包括逻辑资源和I/O资源等;这里的速度指的是FPGA工作的最高频率(和DSP或者ARM不同，FPGA设计的工作频率是不固定的，而是和设计本身的延迟紧密相连)。

电子设计自动化
2017-08-07

FPGA 系统设计 hdl语言
国外高手剖析FPGA难学的几大原因

为什么大量的人会觉得FPGA难学?作为著名FPGA提供商Altera授权的金牌培训师，来详细讲一下菜鸟觉得FPGA难学的几大原因。1、不熟悉FPGA的内部结构，不了解可编程逻辑器件的基本原理。FPGA 为什么是可以编程的?恐怕很多

模拟
2015-09-10

编码数字逻辑 HDL语言 FPGA
完善FPGA系统设计的三原则

一，面积与速度的平衡互换原则这里的面积指的是FPGA的芯片资源，包括逻辑资源和I/O资源等;这里的速度指的是FPGA工作的最高频率(和DSP或者ARM不同，FPGA设计的工作频率是不固定的，而是和设计本身的延迟紧密相连)。

电子设计自动化
2014-12-16

HDL语言 VERILOG FPGA 系统设计
学习FPGA的一些常见误区解读

1、不熟悉FPGA的内部结构，不了解可编程逻辑器件的基本原理。FPGA为什么是可以编程的?恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无关紧要的。他们潜意识的认为可编程嘛，肯定就是像写软件一样啦。软件编

电子设计自动化
2013-10-09

编码数字逻辑 HDL语言 FPGA
FPGA学习的一些误区汇总整理

1、不熟悉FPGA的内部结构，不了解可编程逻辑器件的基本原理。FPGA为什么是可以编程的?恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无关紧要的。他们潜意识的认为可编程嘛，肯定就是像写软件一样啦。软件编

电子设计自动化
2013-09-26

编码数字逻辑 HDL语言 FPGA
Verilog HDL语言学前必知的基础

Verilog HDL的历史和进展 1.什么是Verilog HDLVerilog HDL是硬件描述语言的一种，用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是

电子设计自动化
2013-08-23

硬件描述语言 IEEE标准 HDL语言 VERILOG
如何学习FPGA？FPGA学习必备的基础知识

FPGA已成为现今的技术热点之一，无论学生还是工程师都希望跨进FPGA的大门。网络上各种开发板、培训班更是多如牛毛，仿佛在告诉你不懂FPGA你就OUT啦。那么我们要玩转FPGA必须具备哪些基础知识呢?下面我们慢慢道来。(一

电子设计自动化
2013-08-12

基础知识软件编程 HDL语言 FPGA
FPGA工程师手记：FPGA系统设计黄金法则

不管你是一名逻辑设计师、硬件工程师或系统工程师，甚或拥有所有这些头衔，只要你在任何一种高速和多协议的复杂系统中使用了FPGA，你就很可能需要努力解决好器件配置、电源管理、IP集成、信号完整性和其他的一些关键

电子设计自动化
2013-07-22

工程师 HDL语言 FPGA 系统设计
三原则助力FPGA系统设计

一.面积与速度的平衡互换原则这里的面积指的是FPGA的芯片资源，包括逻辑资源和I/O资源等;这里的速度指的是FPGA工作的最高频率(和DSP或者ARM不同，FPGA设计的工作频率是不固

嵌入式动态
2013-07-11

HDL语言 VERILOG FPGA 系统设计
设计FPGA系统应了解的三个原则

一.面积与速度的平衡互换原则这里的面积指的是FPGA的芯片资源，包括逻辑资源和I/O资源等;这里的速度指的是FPGA工作的最高频率(和DSP或者ARM不同，FPGA设计的工作频率是不固定的，而是和设计本身的延迟紧密相连)。在

电子设计自动化
2013-03-27

C语言 HDL语言 VERILOG 设计FPGA
FPGA为什么这么难？

详细讲一下菜鸟觉得FPGA难学的几大原因。1、不熟悉FPGA的内部结构，不了解可编程逻辑器件的基本原理。FPGA为什么是可以编程的?恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无关紧要的。他们潜意识的认为可

充电吧
2012-10-26

编码 HDL语言 FPGA
Verilog HDL语言在FPGA/CPLD开发中的应用

1 引言近30年来，由于微电子学和计算机科学的迅速发展，给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后，电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA和嵌入系统的多种模式。可以说

电子设计自动化
2012-10-08

STATE HDL语言 VERILOG FPGA/CPLD
基于Verilog HDL语言的32X8 FIFO设计

摘要:介绍了FIFO的基本概念、设计方法和步骤,采用了一种新颖的读、写地址寄存器和双体存储器的交替读、写机制,实现了FIFO的基本功能,同时使本32X8 FIFO拥有可同时读、写的能力,完全基于Verilog HDL语言实现了电路功能

电子设计自动化
2012-09-03

存储器 FIFO HDL语言 VERILOG
FPGA设计者的5项基本功

记得《佟林传》里，佟林练的基本功是“绕大树、解皮绳”，然后才练成了什么“鬼影随行、柳叶绵丝掌”。在我看来，成为一名说得过去的FPGA设计者，需要练好5项基本功：仿真、综合、时序分析、调

充电吧
2012-08-03

FPGA设计 QUARTUS HDL语言
FPGA设计者的5项基本功

FPGA设计者的5项基本功

嵌入式职业规划
2012-07-31

FPGA设计 QUARTUS HDL语言
基于Verilog HDL语言的CAN总线控制器设计及验证

摘要：在此利用Verilog HDL设计了一款CAN总线控制器，首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块，然后用Verilog HDL硬件描述语言设计了各个功能模块，并使用Modelsim软件

工业控制
2012-07-30

控制器设计 HDL语言 CAN总线控制器 VERILOG
交通灯控制器原理简介

实例的内容及目标1．实例的主要训练内容本实例通过Verilog HDL语言设计一个简易的交通等控制器，实现一个具有两个方向、共8个灯并具有时间倒计时功能的交通灯功能。 2．实例目标通过本实例，读者应达到下面的目

工业控制
2012-01-02

数码管显示交通灯控制器 BSP HDL语言
FPGA设计者的五项基本功

记得《佟林传》里，佟林练的基本功是“绕大树、解皮绳”，然后才练成了什么“鬼影随行、柳叶绵丝掌”。在我看来，成为一名说得过去的FPGA设计者，需要练好5项基本功：仿真、综合、时序分析、调试

电子设计自动化
2011-12-09

FPGA设计 MDASH QUARTUS HDL语言
片上系统（SOC）设计与EDA

利用EDA工具和硬件描述语言（HDL），根据产品的特定要求设计性能价格比高的片上系统，是目前国际上广泛使用的方法。与传统的设计方法不同，在设计开始阶段并不一定需要具体的单片微控制器（MCU）和开发系统(仿真器)以

电子设计自动化
2011-08-22

SoC 片上系统 EDA HDL语言
片上系统（SOC）设计与EDA

利用EDA工具和硬件描述语言（HDL），根据产品的特定要求设计性能价格比高的片上系统，是目前国际上广泛使用的方法。与传统的设计方法不同，在设计开始阶段并不一定需要具体的单片微控制器（MCU）和开发系统(仿真器)以

电子设计自动化
2011-08-18

SoC 片上系统 EDA HDL语言

HDL语言

完善FPGA系统设计的三原则

国外高手剖析FPGA难学的几大原因

完善FPGA系统设计的三原则

学习FPGA的一些常见误区解读

FPGA学习的一些误区汇总整理

Verilog HDL语言学前必知的基础

如何学习FPGA？FPGA学习必备的基础知识

FPGA工程师手记：FPGA系统设计黄金法则

三原则助力FPGA系统设计

设计FPGA系统应了解的三个原则

FPGA为什么这么难？

Verilog HDL语言在FPGA/CPLD开发中的应用

基于Verilog HDL语言的32X8 FIFO设计

FPGA设计者的5项基本功

FPGA设计者的5项基本功

基于Verilog HDL语言的CAN总线控制器设计及验证

交通灯控制器原理简介

FPGA设计者的五项基本功

片上系统（SOC）设计与EDA

片上系统（SOC）设计与EDA

相关标签

关注此标签的用户(人)

热门活动

课程视频