PCIE
-
PCIe 3.0基本规范11月完成
最新消息显示，PCI Express 3.0标准的基本规范有望在今年11月份最终完成，从而为相关产品明年问世敞开大门。今年八月中旬，PCI-SIG组织公布了0.9版的PCI-E 3.0规范，目前正在进行为期60天的审查，通过之后便会发布1.
-
符合SNIA SMI-S 1.4 版要求的PCIe 解决方案 （PMC-Sierra ）
PMC-Sierra 公司日前宣布，其 maxRAID™ Storage Manager 和 BR5225-80 RAID 适配器成为业界首款通过全球网络存储工业协会 (SNIA) 符合性测试计划(CTP)中针对存储管理计划1.4版规范（Storage Management Initia
-
PCIe 3.0规格难产，2011年或开展兼容性测试
新版 PCI Express (PCIe)界面规格难产？最近 PCI SIG 公布了过渡性0.71版 PCI Express 3.0 规格，支援8 GigaTransfers；该标准组织打算在2011年初展开产品兼容性测试，时程已经比原先预定的晚了一年。新版PCI Expres
-
符合SNIA SMI-S 1.4 版要求的PCIe 解决方案 （PMC-Sierra ）
符合SNIA SMI-S 1.4 版要求的PCIe 解决方案 （PMC-Sierra ）
-
Pericom 扩展PCIe与USB串行连接产品线并发布五款新产品
英特尔信息技术峰会 (IDF)，中国北京，2010年4月12日 - 全球领先的高速连接、频率控制与信号调节芯片和石英晶振解决方案供应商Pericom Semiconductor Corporation (百利通半导体公司，纳斯达克: PSEM)今日宣布：公司
-
IDT扩展PCIe Gen2交换系统互连解决方案领导地位
有了新的 PCIe Gen2 解决方案，IDT 能够提供针对多主系统无可比拟的设计灵活性的系统架构。多主用来定义具有多个 CPU 联合体的系统，在 PCIe 术语中通常称为“主联合体（root complexes），它共存、通信、共享和管理
-
嵌入式系统的PCIe时钟分配
PCI Express(PCIe)是嵌入式和其它系统类型的背板间通信的一个非常理想的协议。然而，在嵌入式环境中，背板连接器引脚通常很昂贵，因此，采用点对点连接的星型结构的PCIe时钟分配方案并不理想。本文将讨论如何使用一个
-
嵌入式系统的PCIe时钟分配
PCI Express(PCIe)是嵌入式和其它系统类型的背板间通信的一个非常理想的协议。然而，在嵌入式环境中，背板连接器引脚通常很昂贵，因此，采用点对点连接的星型结构的PCIe时钟分配方案并不理想。本文将讨论如何使用一个
-
利用串行RapidIO连接功能增强DSP协处理能力
SRIO 正出现在大量新应用中，主要以有线和无线应用中的 DSP 为中心。在 Xilinx 器件中实现 SRIO 架构的主要优势包括：整个 SRIO 端点解决方案的可用性;灵活性和可扩展性，便于使用同样的硬件和软件架构制成不同级别的产品;通过新 GTP 收发器和 65 nm 技术实现了低功耗;通过 CORE Generator 软件 GUI 工具轻松进行配置;与业界领先的供应商间的硬件协同工作能力经过了验证，支持其器件上的 SRIO 连接; 通过使用 PCIe 和 TEMAC 等集成 I/O 模块，实现了系统集成，从而降低了总体系统成本。
-
PCIe：缓和一致性与互操作性挑战
EDA行业发布了许多能够解决这个挑战的方案。这些方案从高级验证、断言语言和方??延伸到功能覆盖工具和特定协议一致性测试的工具包。即便是有许多解决方案可从EDA行业获得，但为确保流片前器件的一致性和互操作性而选择最佳的解决方案，也要求对导致器件不一致或互操作性的问题有一个透彻的理解。
-
利用串行RapidIO连接功能增强DSP协处理能力
SRIO 正出现在大量新应用中，主要以有线和无线应用中的 DSP 为中心。在 Xilinx 器件中实现 SRIO 架构的主要优势包括：整个 SRIO 端点解决方案的可用性;灵活性和可扩展性，便于使用同样的硬件和软件架构制成不同级别的产品;通过新 GTP 收发器和 65 nm 技术实现了低功耗;通过 CORE Generator 软件 GUI 工具轻松进行配置;与业界领先的供应商间的硬件协同工作能力经过了验证，支持其器件上的 SRIO 连接; 通过使用 PCIe 和 TEMAC 等集成 I/O 模块，实现了
-
解决复杂的PCIe链接的技巧
解决复杂的PCIe链接的技巧
-
用于带有PCIe的嵌入式系统的散/聚式DMA
利用像散/聚DMA控制器这类先进的载荷存储数据引擎控制器，FPGA系统设计师能够改进与基于PCIe的系统设计相关的软硬件中普遍存在的吞吐率和延迟方面的缺陷。
-
采用桥接方案还是纯PCIe方案
随着采用纯PCI Express(PCIe)系统的逐渐普及，许多常用端点解决方案正在针对PCIe连接进行重新设计。 这些解决方案包括网络接口卡(NIC)、存储主机总线适配器(HBA)、图形卡、并口卡以及以前采用PCI和/或PCI-X接
-
力科在DesignCon 2010上首家发布PCIe 3.0综合测试解决方案
第一个支持PCIe 3.0的高性能通讯发生器和练习器 Summit Z3-16 Exerciser 同步2台WaveMaster 8 Zi 在4通道上同时提供30GHz带宽的Zi-8CH-SYNCH同步器 第一个针对PCIe集成了示波器和协议分析仪的ProtoSync PE 第一个
-
Mid-bus探头(力科)
力科公司推出了全新的协议分析仪Summit T3-16上用的mid-bus探头，支持PCIE 3.0规范（8GT/s 数据速率）。Mid-bus探头可以连接到采用Intel mid-bus探头引脚规范的系统。系统开发者可以使用Mid-bus探头来探测嵌入式总线
-
高速串行推动保障性技术创新和市场发展
随着USB和HDMI等等高速串行接口技术和产品开始向5G等超高传输速度方向发展，与之相配套的相关技术的重要性也日趋突出，并也带来了芯片等行业新的市场机会。如高速串行传输与“传统”并行架构之间的桥接和转换、如何使
-
高速串行连接火爆 推动保障性技术创新和市场发展
随着USB和HDMI等等高速串行接口技术和产品开始向5G等超高传输速度方向发展，与之相配套的相关技术的重要性也日趋突出，并也带来了芯片等行业新的市场机会。如高速串行传输与“传统”并行架构之间的桥接和转换、如何使
-
高速串行连接火爆 推动保障性技术创新和市场发展
随着USB和HDMI等等高速串行接口技术和产品开始向5G等超高传输速度方向发展，与之相配套的相关技术的重要性也日趋突出，并也带来了芯片等行业新的市场机会。如高速串行传输与“传统”并行架构之间的桥接和转
-
LSI发布首款面向PCIe 3.0服务器平台的双核ROC
国际电子商情讯 LSI公司日前宣布向OEM客户提供LSISAS2208双核6Gb/s SAS片上RAID (RoC) IC样片。高性能LSI SAS RoC旨在支持PCI-SIG目前正在开发且即将推出的PCI Express 3.0规范，并提供多种不同I/O性能级别，以满足
