RTL

关注192人关注

我要报错

RTL与HLS强强联合：开辟FPGA新开发之路

在当今快速发展的硬件设计领域，现场可编程门阵列（FPGA）以其高度的灵活性和可定制性，成为了众多应用领域的首选。然而，随着设计复杂性的不断增加，传统的寄存器传输级（RTL）设计方法逐渐暴露出设计周期长、资源消耗大等问题。为了应对这些挑战，高层次综合（HLS）技术应运而生，它与RTL的结合为FPGA的开发开辟了一条全新的道路。

嵌入式分享
2024-10-24

RTL HLS FPGA
Vivado BD模式下导入RTL：实现聚合自定义AXI接口的探索

在FPGA设计中，Vivado作为Xilinx推出的集成开发环境，提供了强大的Block Design（BD）模式，使得设计者能够以图形化的方式构建复杂的系统。AXI（Advanced eXtensible Interface）作为Xilinx FPGA中常用的接口协议，在Vivado BD模式下尤其重要。然而，当设计者需要将自定义的RTL（寄存器传输级）代码导入BD模式，并希望实现AXI接口的聚合时，这一过程可能会变得复杂。本文将深入探讨如何在Vivado BD模式下导入RTL代码，并实现自定义AXI接口的聚合。

电子设计自动化
2024-07-23

Vivado BD模式 AXI接口 RTL
Convertlab依托亚马逊云科技打造数据智能营销解决方案

（全球TMT2022年5月24日讯）2022年5月24日，亚马逊云科技宣布，亚马逊云科技合作伙伴上海欣兆阳（Convertlab）依托亚马逊云科技"云、数、智三位一体"服务组合，打造面向未来的数据智能营销解决方案。把亚马逊云科技的"智能湖仓"架构作为数据治理底座，Convert...

美通社全球TMT
2022-05-25

亚马逊 LAB CONVERT RTL
20张图详细对比8种室内RTLS（实时定位）技术

关注、星标公众号，直达精彩内容来源|导航圈作者|北斗天玑RTLS即RealTimeLocationSystems的简称，实时定位系统。RTLS是一种基于信号的无线电定位手段，可以采用主动式，或者被动感应式。其中主动式分为AOA（到达角度定位）以及TDOA（到达时间差定位）、TOA...

技术让梦想更伟大
2021-08-19

RTL
拉斐特市长提议政府通过ICO的方式发行一种数字加密货币

美国路易斯安那州拉斐特市的市长Joel Robideaux提出了一项雄心勃勃的计划，他提议政府通过ICO的方式制定发行一种官方的数字加密货币。拉斐特市长提议政府发行数字加密货

区块链
2020-05-24

加密 IC IDE RTL
基于Turtlecoin代码而分叉出的POW挖矿币NBX介绍

NibbleClassic（NBX）是极简支付POW矿币，核心开发源于乌龟币社区极客，项目采用CryptoNight Lite挖矿算法（而非乌龟的Argon2d算法）。项目没有各种繁杂的功能，完

区块链
2020-05-22

加密代码 POW RTL
FPGA难懂？与GPU类比一下就明白了

关注、星标公众号，不错过精彩内容转自：EDN电子技术设计 FPGA 是一堆晶体管，你可以把它们连接(wire up)起来做出任何你想要的电路。它就像一个纳米级面包板。使用 FPGA 就像芯片流片，但是你只需要买这一张芯片就可以搭建不一样的设计，作为交换，你需要付

strongerHuang
2020-05-06

GPU VERILOG RTL FPGA
自定义AI加速走势高涨将引起更加广泛的关注

自定义AI加速走势高涨。在云计算领域，阿里巴巴继亚马逊、谷歌之后，推出了自己的定制加速器。Facebook也参与其中，微软在Graphcore中持有大量股份。英特尔（Intel）和Mobiley

人工智能AI
2020-04-30

测试 AI 神经网络 RTL
怎样去规划人工智能生涯

随着数据科学和人工智能领域提供越来越多的职位，行业专家对希望在这两个领域中进行职业生涯规划的人士提出了一些建议。可以确定的是，数据科学家和人工智能专业人士的职位拥有大量空缺，并在未来一

人工智能AI
2020-04-28

建模模型人工智能 RTL
数据科学和人工智能职业生涯怎样规划比较好

随着数据科学和人工智能领域提供越来越多的职位，行业专家对希望在这两个领域中进行职业生涯规划的人士提出了一些建议。可以确定的是，数据科学家和人工智能专业人士的职位拥有大量空缺，并在未来一

人工智能AI
2020-04-27

建模模型人工智能 RTL
lattice提供的syncplify pro介绍及查看RTL视图步骤

对于diamond来说，查看RTL级的示图时，必须以LSE（自带的综合工具）来编译综合代码。而经常会出现Synplify pro编译通过，LSE编译出现bug的情况，所以用LSE编译代码，总不让人放心

充电吧
2018-11-29

pro lattice rtl syncplify
如何调试数字硬件设计

工程设计项目中最令人振奋的时刻之一就是第一次将硬件移到实验室准备开始集成测试的时候。开发过程中的这个阶段通常需要很长时间，也会对所有的项目工程师造成很大的压力。不过，现有的工具和方法能减轻压力，帮助推进项目进展。让我们来看一下，如何在将设计推进到更高层面的过程中最大限度地减少可能发生的任何问题，以及如何快速顺利地通过调试阶

嵌入式教程
2018-06-12

jtag 参数测试 rtl 技术教程数字硬件
用Verilog HDL进行可综合RTL设计概述

1 前言由于Verilog HDL硬件描述语言语法灵活、易懂，非常接近c语言的风格，所以逐渐成为集成电路设计领域中最为流行的设计语言。正是由于硬件描述语言的出现，才使得大规模、超大规模、特大规模、甚至千万门系统级

电子设计自动化
2018-05-30

verilog hdl rtl
Cadence扩展JasperGold平台用于高级形式化RTL签核

JasperGold形式验证平台新应用Superlint和Clock Domain Crossing助逻辑设计人员将IP开发时间缩短四周楷登电子(美国Cadence公司)今日正式发布JasperGold® 形式验证平台扩展版，引入高级形式化验证技术的JasperGol

电子设计自动化
2017-06-05

cadence rtl 签核 jaspergold
穿上这种高科技胸罩：你的健康我掌握

导读：如果你想随时随地都能了解自己的身体健康状况，你要做的只需穿上衣服即可，尤其是这种内衣。随着智能服装市场的蓬勃发展，这些智能服装已经能够全天候监控使用者的身体状况，包括收集心率和呼吸数据，它们将来

模拟
2015-10-10

Circuit 智能服装 HM RTL
EDA产业迎来新变革大型SoC设计遇挑战

随着新一代4G智能手机与连网装置迈向多核心设计，系统单芯片(System-on-Chip;SoC)凭藉着晶圆厂新一代制程的加持，提供更宽广的设计空间，让设计工程团队可在芯片中，根据不

嵌入式硬件
2014-10-23

工程师 EDA SOC设计 RTL
EDA产业挑战SoC设计迎来新变革

SoC已经一跃成为芯片设计业界的主流趋势，而产品价值与竞争力则完全取决于复杂度、设计的可再用性，以及制程的良率。随着新一代4G智能手机与连网装置迈向多核心设计，系统单

嵌入式硬件
2014-09-23

工程师 EDA SOC设计 RTL
FPGA攻略之Testbench篇

Testbench，就是测试平台的意思，具体概念就多不介绍了，相信略懂FPGA的人都知道，编写Testbench的主要目的是为了对使用硬件描述语言(HDL)设计的电路进行仿真验证，测试设计电路的功能、部分性能是否与预期的目标相

电子设计自动化
2014-09-10

代码 TESTBENCH RTL FPGA
专家支招：如何快速解决隔离FPGA设计中的错误

如果您的FPGA设计无法综合或者没能按预期在开发板上正常工作，原因往往不明，要想在数以千计的RTL和约束源文件中找出故障根源相当困难，而且很多这些文件还可能是其他设计人

嵌入式硬件
2014-07-11

隔离 FPGA设计 SYNPLIFY RTL
SoC系统的低功耗设计

摘要：功耗问题正日益变成VLSI系统实现的一个限制因素。对便携式应用来说，其主要原因在于电池寿命，对固定应用则在于最高工作温度。由于电子系统设计的复杂度在日益提高，

嵌入式硬件
2014-06-24

电容低功耗设计 SOC系统 RTL

首页上一页 1 2 3 4 5 6 7 8 9 下一页尾页

nikel
weldon116
cai_mouse
cai_mouse
cai_mouse
cai_mouse
cai_mouse
wyiqing
00750
maoxiaobu
billwu
淡然浅笑不离ROY
杨文卿
baplmqj
林翊宸爸爸
孙玉其
yang316323692
xiaofei558008
racoy
af10000

RTL

RTL与HLS强强联合：开辟FPGA新开发之路

Vivado BD模式下导入RTL：实现聚合自定义AXI接口的探索

Convertlab依托亚马逊云科技打造数据智能营销解决方案

20张图详细对比8种室内RTLS（实时定位）技术

拉斐特市长提议政府通过ICO的方式发行一种数字加密货币

基于Turtlecoin代码而分叉出的POW挖矿币NBX介绍

FPGA难懂？与GPU类比一下就明白了

自定义AI加速走势高涨将引起更加广泛的关注

怎样去规划人工智能生涯

数据科学和人工智能职业生涯怎样规划比较好

lattice提供的syncplify pro介绍及查看RTL视图步骤

如何调试数字硬件设计

用Verilog HDL进行可综合RTL设计概述

Cadence扩展JasperGold平台用于高级形式化RTL签核

穿上这种高科技胸罩：你的健康我掌握

EDA产业迎来新变革大型SoC设计遇挑战

EDA产业挑战SoC设计迎来新变革

FPGA攻略之Testbench篇

专家支招：如何快速解决隔离FPGA设计中的错误

SoC系统的低功耗设计

相关标签

关注此标签的用户(192人)

热门活动

课程视频