卷积码因为其编码器简单、编码增益高以及具有很强的纠正随机错误的能力,在通信系统中得到了广泛的应用。基于最大似然准则的维特比算法(VA)是在加性高斯白噪声(AWGN)信道下性能最佳的卷积码译码算法。
概述 在嵌入式系统DSP软件的开发过程中,比较通用的方法是利用厂商提供的仿真器通过DSP上的JTAG端口对DSP软件进行在线调试与加载。
1 DSP系统的软件优化流程 DSP系统的软件优化流程如图1所示。整个工作流程分为3个阶段: 第1阶段,直接根据需要用高级C语言实现DSP功能,测试代码的正确性。然后,移植到C6X平台,利用C6
卷积码因为其编码器简单、编码增益高以及具有很强的纠正随机错误的能力,在通信系统中得到了广泛的应用。基于最大似然准则的维特比算法(VA)是在加性高斯白噪声(AWGN)信道下性能最佳的卷积码译码算法。
1 TMS320C6000的硬件设计和指令系统 TMS320C6000系列DSP(数字信号处理器)是TI公司最新推出的一种并行处理的数字信号处理器。它是基于TI的VLIW技术的,其中,TMS320C.
摘要:分析了TMS320C6000的硬件设计和指令系统的特点,结合应用开发过程中遇到的问题,对这种高速并行DSP器件开发方法进行了总结。关键词:DSP TMS320C6000 嵌入式系统 并行
1 TMS320C6000的主要特点TMS320C6000系列DSP(数字信号处理器)是TI公司最新推出的一种并行处理的数字信号处理器。TMS320C6000片内有8 个并行的处理单元。分为相同的两组。它
摘要:分析了Motorola MPC860嵌入式微处理器及数字信号处理器TMS320C6000 TM的特征,介绍了TMS320C6202DSP扩展总线与MPC860的接口实现。关键词:DSP QUICC VLIW(超长指令字
基于TMS320C6000 DSP及DSP/BIOS系统的Flash引导自启动设计
基于TMS320C6000 DSP及DSP/BIOS系统的Flash引导自启动设计
引 言随着DSP(数字信号处理器)系统的广泛应用,其程序规模也随之不断扩大,使用芯片本身自带的Boot-loader通过Flash存储器来引导DSP程序,往往受到程序大小和结构的制约,比如程序很大超过厂商固化boot的范围,再如
引 言随着DSP(数字信号处理器)系统的广泛应用,其程序规模也随之不断扩大,使用芯片本身自带的Boot-loader通过Flash存储器来引导DSP程序,往往受到程序大小和结构的制约,比如程序很大超过厂商固化boot的范围,再如
摘要 设计了一种基于TI公司TMS320C6000系列DSP的扩展总线接口。介绍了C6000 DSP的扩展接口组成及其工作模式,给出了一种两片DSP之间利用扩展总线进行数据传输的电路设计方案,以及软件流程框图。该接口电路设计和软件
基于TMS320C6000的DSP扩展总线接口设计
摘要:MPC860 是PowerPC系列产品,PowerPC 可运行于多种操作环境,广泛应用于便携式设备到服务器TMS320C6000 系列是1997 年美国TI公司推出的DSP芯片,这种芯片是定点、浮点兼容的DSP系列,它们提供了HPI(Host Port In
TMS320C6000扩展总线与MPC860的HPI接口设计
1 TMS320C6000的硬件设计和指令系统 TMS320C6000系列DSP(数字信号处理器)是TI公司最新推出的一种并行处理的数字信号处理器。它是基于TI的VLIW技术的,其中TMS320C62xx是定点处理器,TMS320C67xx是浮点处理器。本文
TMS320C6000嵌入式系统优化编程的研究