-
一种用VHDL设计嵌入式Web Server的方案
摘要：近几年嵌入式Internet开始迅猛发展，但绝大多数嵌入式Internet都使用微控制器和相应的软件来实现。本文介绍一种基于硬件来实现嵌入式Web Server的方案。该方案的核心
-
一种用VHDL设计嵌入式Web Server的方案
摘要：近几年嵌入式Internet开始迅猛发展，但绝大多数嵌入式Internet都使用微控制器和相应的软件来实现。本文介绍一种基于硬件来实现嵌入式Web Server的方案。该方案的核心
-
一种多功能电子密码锁的VHDL设计
利用EDA技术，在可编程逻辑器件CPLD上实现了一种多功能电子密码锁。为弥补传统密码锁的不足，进一步提高可靠性，该系统中所有数据的存储、运算都完全由硬件实现。利用VHDL语言对电路进行行为描述，QuartusⅡ软件中的EDA工具进行仿真及下载。整个设计过程采用自顶向下方案，设计效率高，开发成本低。采用了MAXⅡ系列的CPLD作为硬件核心，其功耗低，逻辑执行速度远高于单片机，在安防行业中有较强的市场竞争力。
-
EMCCD相机数字控制系统的VHDL设计
近年来EMCCD 被越来越多地用于天文观测，国内EMCCD 相机的研制和观测也在加速。介绍了基于TI的EMCCD TC253相机的数字控制系统及其设计方法。首先对TC253以及模拟信号处理器AD9845B的工作原理及控制要求进行了分析。重点介绍了在Quartus Ⅱ的开发环境下，使用VHDL语言与FPGA对该图像采集系统的数字控制部分进行分析与设计过程，并给出系统仿真波形图。最后在所设计的硬件电路上进行了测试，给出了关键控制信号的实测波形。通过实测时钟波形与EMCCD器件要求波形的时序比较分析，得出了该实
-
VHDL设计进阶:逻辑综合的原则以及可综合的代码设计风格
4.5.1 always块语言指导原则使用always块进行可综合的代码设计时需要注意以下几个问题。(1)每个always块只能有一个事件控制“@(event-expression)”，而且要紧跟在always关键字后面。(2)always块可以表示
-
基于FPGA的IRIG-B标准DC code编码器VHDL设计
摘要：为了实现靶场时统终端输出IRIG-B标准DC code信号，采用VHDL语言在FPGA逻辑电路中设计了DC code编码器硬件电路，通过QuartusⅡ软件建立工程文件对VHDL语言DC code编码器电路进行编译和仿真，获得了符合IRIG-B标
-
基于FPGA的UART 16倍频采样的VHDL设计
概述随着电子设计自动化(EDA)技术的发展，可编程逻辑器件FPGA/CPLD已经在许多方面得到了广泛应用，而UART(通用异步收发器) 是在数字通信和控制系统中广泛使用的串行数据传输协议。因此越来越多用户根据自己的需要，以
-
SDRAM接口的VHDL设计
RAM（随机存取存储器 是一种在电子系统中应用广泛的器件，通常用于数据和程序的缓存。随着半导体工业的发展，RAM获得了飞速的发展，从RAM、DRAM?(Dynamic RAM，即动态RAM)发展到SDRAM(SynchrONous Dynamic RAM，即
-
全同步数字频率计的 VHDL设计与仿真
1 引 言 频率测量不仅在工程应用中有非常重要的意义，而且在高精度定时系统中也处于核心地位，±1个计数误差通常是限制频率测量精度进 一步提高的重要原因。由于测频技术的重要性，使测频方法也有了很大的发
-
VHDL设计中信号与变量的区别及应用技巧
VHDL设计中信号与变量的区别及应用技巧
-
用VHDL设计有限状态机的方法
用VHDL设计有限状态机的方法
-
汽车尾灯VHDL设计
汽车尾灯VHDL设计标签/分类： 1．系统设计要求 用6个发光管模拟6个汽车尾灯（左右各3个），用4个开关作为汽车控制信号,分别为：左拐、右拐、故障和刹车。 车匀速行驶时，6个汽车尾灯全灭；右拐时，车右边
-
一种用VHDL设计实现的有线电视机顶盒信源发生
本文介绍了一种数据格式转换的设计方案。该方案采用VHDL对一块CPLD芯片进行编程，使其实现从16位并行数据到8位并行数据的转换，并将EISA口的数据输出速率提高一倍，达到信源要求。
-
数字电压表的VHDL设计与实现
数字电压表的VHDL设计与实现
-
SDH中E1接口数字分接复用器的VHDL设计及FPGA实现
摘要：介绍了SDH系统中的接口电路——数字分接复用器的VHDL设计及FPGA实现。该分接复用器电路用纯数字同步方式实现，可完成SDH系统接口电路中7路（可扩展为N路）E1数据流的分接和复用。该设计显示了用高级硬件描述语
-
VHDL设计的串口通信程序
VHDL设计的串口通信程序
-
采用VHDL设计的全数字锁相环电路设计
摘要:叙述了全数字锁相环的工作原理,提出了应用VHDL 技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD 予以实现,给出了系统主要模块的设计过程和仿真结果。0 引言全数字锁相环(DPLL) 由于避免了模拟锁相环存
-
VHDL设计的微型打印机控制器技术
1 引言 VHDL是一种面向设计、多层次的数字系统设计的标准化硬件描述语言，VHDL不需依赖冯·诺伊曼结构，可实现时序和真正并行设计，从而开辟一种全新的数字系统的设计途径。使用VHDL语言更便于建立层次结构和元件
-
VHDL设计中信号与变量问题的研究
VHDL设计中信号与变量问题的研究
-
用VHDL设计专用串行通信芯片
一种专用串行同步通信芯片（该芯片内部结构和操作方式以INS8250为参考）的VHDL设计及CPLD实现，着重介绍了用VHDL及CPLD设计专用通信芯片的开发流程、实现难点及应注意的问题。
wgajf0519
andy-hui
anhuiuniversity
TQFX
callhgd
dingsujie
jls1976
huanle1030
小黑屋525
liy1979
oy706659037
kickfox
iwqt1983
ding526637566
qinzhengxiang
godfarmer76
xcopy001
george_91
haorui2020
Steven767
