摘要:介绍了用铁硅铝磁粉芯制作的单级和双级滤波器的频率响应特性。对应用三种不同磁粉芯材料(铁镍钼合金、50%铁镍合金、铁硅铝合金)所制成的滤波器的性能进行了测试,并给出相关的特性曲线。 1引言铁镍钼合金
Analog Devices, Inc. (ADI) 美商亚德诺公司以及 National Instruments (NI)美商国家仪器合作发表 NI 最新版本、具备新增特点与功能的 Multisim™ 组件评估工具,提供工程师一个易于使用的环境,用以仿真采用 A
来自台北的消息,台积电近日宣布开始计划投资共100亿美元左右的资金,来开发450mm晶圆工厂项目,预计该项目将在2013年正式投产,2015年将会在其基础上进行20nm制程产品的研发,并实现真正量产。通过之前的信息可以知
近日,台湾电源供应器大厂台达电董事会通过,该公司将与LED上游磊晶大厂晶电,共同投资不超过3,525万美元,在中国大陆广州成立磊晶厂——“广州晶鑫光电有限公司”,晶电持有7成,台达电持有3成
英特尔-T近日就其问题芯片组一事进行了详细说明,英特尔一款代号“Cougar Point”的6系芯片组由于存在设计缺陷,可能在使用一段时间后导致硬盘、光驱反应迟缓甚至失灵,目前问题芯片组已完成了技术修正和硬
近几年,随着中国中国封装企业及其产能的快速扩张,中国封装产业的全球市场占有率稳步上升,中国目前已成为全球LED的封装大国,占全球封装产量的70%。然而,我国现有的1000家封装企业依然在中低端徘徊,企业数量多但
Altatech Semiconductor获得了一份多功能AltaCVD平台订单,该订单来自德国慕尼黑Fraunhofer Research Institution。该200mm AltaCVD系统可用于等离子体增强CVD工艺,也可用于低于气压的CVD工艺,Fraunhofer中心将用该
彭博信息(Bloomberg)报导指出,全球第3大DRAM业者尔必达(Elpida)计划来台发行台湾存托凭证(TDR),募资约123亿日圆(约新台币43.2亿元),作为次世代DRAM制程所需的研发资金之用,而尔必达亦将成为首家来台发行TDR的日本
全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS) ,宣布推出28纳米的可靠数字端到端流程,推动千兆门/千兆赫系统级芯片(SoC)设计,在性能与上市时间方面都有着明显的优势。在Cadence的硅实现方法的驱动下
上海联合产权交易所消息,上海华虹集成电路有限责任公司近日挂牌出售北京华虹集成电路设计有限责任公司90%股权,挂牌价为10757.51万元。成立于1998年2月18日的北京华虹生产集成电路卡产品及集成电路卡读写机。截至20
为了给实际应用中选择合适FIR滤波器的FPGA实现结构提供参考,首先从FIR数字滤波器的基本原理出发,分析了FIR滤波器的结构特点,然后分别介绍了基于FPGA的FIR滤波器的串行、并行、转置型、FFT型和分布式结构型的实现方法,对于各种实现的结构做了分析、比较以及优化处理,特别是对基于FFT的FIR滤波器与传统卷积结构进行了精确的数值计算比较,最后得出满足于低阶或高阶的各种FIR滤波器实现结构的适用范围及其优缺点,并针对实际工程应用提出了下一步需解决的问题。
由于2011年国内部分地区的劳动力紧缺现象相比往年要更严重得多,因此大陆各地的IT厂商最近开始争抢人力资源。随着IT厂商产能的不断扩大,这种竞争不仅存在于沿海地区与内陆地区的厂商之间,而且有时本地厂商之间也会
我们一起学习适用于高宏数、难时序设计的快速平面布局方法。微捷码Talus可基于逻辑组产生所有宏和标准单元的快速布局。我们可通过利用这种布局信息来突出并划分适合的“宏组”,对于高宏数设计来说,这种方
通过对现有编码算法的改进,提出一种新的编码算法,它降低功耗的方法是通过减少部分积的数量来实现的。因为乘法器的运算主要是部分积的相加,因此,减少部分积的数量可以降低乘法器中加法器的数量,从而实现功耗的减低。在部分积的累加过程中.又对用到的传统全加器和半加器进行了必要的改进,避免了CMOS输入信号不必要的翻转,从而降低了乘法器的动态功耗。通过在Altera公司的FPGA芯片EP2CTOF896C中进行功耗测试,给出了测试结果,并与现有的两种编码算法进行了比较。功耗分别降低3.5%和8.4%。
LED灯具产品在使用过程中防水问题一直是最大的、致命的问题,LED灯具使用的寿命很大程度上被防水问题所制约。成功解决LED灯具的防水问题可使LED灯具的寿命和稳定性得到有力的保障。 二次封装LED,是将经过第一次封