EDA

基于Astro工具的ASIC时序分析

本文主要介绍了逻辑设计中值得注意的重要时序问题，以及如何克服这些问题。最后介绍了利用Astro工具进行时序分析的方法。

Xilinx设立亚太区技术基金 促进可编程系统创新

Xilinx加快在华拓展 力促中国电子设计创新

安富利 发布Actel ProASIC3评估工具套件

安富利公司旗下安富利电子元件部亚洲区今天宣布推出Actel ProASIC3评估套件，该套件是目前唯一一种可以用最高密度ProASIC3现场可编程门阵列(FPGA)进行产品开发和评估的解决方案。

基于MATLAB7．0软件的实时数据交换的实现

文中介绍了一种基于MATLAB的RTDX实现方法，可为DSP编程人员发现程序错误和监测系统运行状况提供实时、直观的表示形式，并在以C6201型DSP为主处理器的目标板上得到应用。

信息产业部软件与集成电路促进中心挂牌

10月25日下午，信息产业部软件与集成电路促进中心(CSIP)挂牌仪式在北京举行。信息产业部副部长娄勤俭等领导出席挂牌仪式。娄勤俭在讲话中说，加快国家软件与集成电路公共服务平台建设步伐，在已有成绩基础上进一步提

Cadence 推出Logic Design Team Solution

Cadence设计系统公司今日发布了Cadence® Logic Design Team Solution，它允许采用并发式RTL设计，从而实现进度的可预测性。

国际顶级专家再聚杭州 国家集成电路人才培养基地讲学活动再掀高潮

为进一步提升我国的集成电路师资水平，加快发展我国的集成电路产业，以现任IEEE主席兼首席执行官MichaelLightner教授领队、由五位世界知名专家组成的国际集成电路专家代表团，近日在国家集成电路中心国际师资培训中心

Altera 推出Cyclone II FPGA启动套件

Altera公司推出新的低成本Cyclone® II FPGA启动套件，进一步简化了FPGA设计。

基于现场可编程门阵列的数控延时器的设计

本文详细介绍了利用VHDL硬件描述语言结合FPGA设计一种数控延时器的方法，讨论了延时范围，分析了延时误差，该延时器的设计旨在和DSP相结合实现对延时信号的处理。

利用FPGA实现多路话音/数据复接设备

本文利用FPGA完成了8路同步话音及16路异步数据的复接与分接过程，并且实现了复接前的帧同步捕获和利用DDS对时钟源进行分频得到所需时钟的过程。

利用FPGA实现异步FIFO设计

本文系统地介绍了一种由数字信号处理器TMS320C6416、可编程逻辑器件Spartan3E构成的高速数据采集系统。

基于FPGA的IJF数字基带编码的实现

本方案采用FPGA和集成器件来实现IJF编码和IJF－OQPSK调制具有高度集成化、配置灵活、性能稳定、易于实现的特点，由于IJF编码有很多性能更好的变形，只需在此基础修改ROM中的波形系数即可进一步实现多种IJF编码方案。

QuickLogic 扩展PolarPro FPGA系列产品

QuickLogic 公司近日宣布，该公司的PolarPro QL1P300和QL1P200在功耗领域实现了新的突破。这两款配备了嵌入式SRAM的分别为30万门和20万门的器件已于2006年6月开始供货，目前样品已经过充分验证，开始批量生产。

Xilinx 推出VIRTEX-5 LXT FPGA

赛灵思公司（Xilinx）今天宣布推出Virtex™-5 LXT现场可编程门阵列（FPGA）器件的第一批产品。