EDA

电路板设计ESD的硬件解决（二）

运用FPGA 进行控制平面/数据平面视频处理

Cadence 的高级可制造性设计(DFM)解决方案

美国国家半导体推出两款低功率LVDS 2x2 交叉点开关电路

美国国家半导体公司 (National Semiconductor Corporation)宣布该公司的PowerWise®高能效芯片系列添加两款低功率低电压差分信号传输(LVDS)2x2交叉点开关电路。型号为DS25CP102的交叉点开关电路通道的功耗

基于SoPC的自感知运动图像采集系统设计

医院综合布线系统的研究

Cadence推出全新Tensilica DNA 100处理器IP，为设备端AI应用提供业界领先的性能和能效

楷登电子(美国 Cadence公司)近日推出Cadence® Tensilica® DNA100处理器IP，首款深度神经网络加速器(DNA)AI处理器IP，无论小至0.5 还是大到数百TeraMAC(TMAC)，均可实现高性能和高能效。

各种封装形式比较

(1)从封装效率进行比较。DIP最低(约2%～7%)，QFP次之(可达10%～30%)，BGA和PGA的效率较高(约为20％～80％)，CSP最高(可于70％～85%)。(2)从封装厚度进行比较。PQFP和PDIP封装厚度为3.6 mm～2.0mm，TQFP和TSOP可减小到

COMSOL 发布 5.4 版本和两款全新产品，为用户带来更强大的建模功能

新版本推出的 COMSOL Compiler™支持对仿真 App的编译，以生成可独立运行、自由分发的可执行程序，新增“复合材料模块”增强了复合多层结构分析功能。

FPGA在智能压力传感器系统中的应用

一无线模块的使用经验

EMI/EMC设计讲座（七）印刷电路板的EMI噪讯对策技巧

随着电子组件功能提升，各种电子产品不断朝向高速化方向发展，然而高性能化、多功能化、可携带化的结果，各式各样的EMC(Electro Magnetic Compatibility)问题，却成为设计者挥之不去的梦魇。 目前EMI(Electro Magne

印刷钢网的厚度和开孔面积比影响锡膏的传输效率

4 mil的钢网厚度和较低的开孔面积比使锡膏印刷的传输效率低。开孔面积比低于0.6的钢网在印刷三型锡膏时，很难获得方正的锡膏形状，往往是圆柱或近似圆锥型。这使得贴片的一致性也会比较差。尽管锡膏印刷存在挑战，应

PS2键盘接口引脚定义图

对微电子封装中关键性问题的探讨

Key Issues of Micro-Electronic Package天水永红器材厂　杨建生引言90年代前半期美国提出了第二代表面组装技术的IC封装技术--BGA(球栅阵列封装)，其进一步的小型封装为CSP(芯片规模封装)，在20世纪90年代末成为人们