更多

  • Altium Designer集成库简介及创建

    一．集成库概述 Altium Designer 采用了集成库的概念。在集成库中的元件不仅具有原理图中代表元件的符号，还集成了相应的功能模块。如Foot Print 封装，电路仿真模块，信号完整性分析模块等。（关系图如图1）集

    电子设计自动化
    2010-08-06
    ALTIUM DESIGNER 集成 BSP

  • 基于FPGA的8B／10B编解码设计

    摘要：为提高8B／10B编解码的工作速度和简化逻辑方法，提出一种基于FPGA的8B／10B编解码系统设计方案。与现有的8B／10B编解码方案相比，该方案是一种利用FPGA实现8B／lOB编解码的模块方法，接收模块在收到外部发送的

    电子设计自动化
    2010-08-06
    FPGA 编解码 代码 BSP

  • 基于FPGA的IRIG-B(DC)码产生电路设计

    摘要：提出了一种IRIG-B(DC)码产生电路的设计方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和

    电子设计自动化
    2010-08-05
    FPGA 电路设计 DC BSP

  • 基于FPGA的PCI硬件加解密卡设计

    摘要：提出一种基于FPGA的PCI硬件加解密卡的设计方案，用硬件加解密取代了传统的软件加解密，将加解密模块和PCI接口模块集成在一个FPGA芯片内实现。分析了PCI加解密卡的软硬件的结构和原理，详细介绍了DESX加解密算法

    电子设计自动化
    2010-08-05
    FPGA PCI 硬件 加解密

  • 基于CPLD／FPGA的CMI编码设计与实现

    根据CMI码的特性，介绍了一种新的编程思路实现CMI编码，在Max+PlusⅡ开发平台上使用VHDL编程实现CMI编码，并得到仿真波形。实验结果表明，这种编程思路简单、清晰。在产生7位伪随机序列的前提下，分别对“O”，“1”进行编码。这种思路为其他码型设计提供了参考。

    电子设计自动化
    2010-08-04
    FPGA 编码 CPLD BSP

  • 高速移动下OFDM均衡器的FPGA实现

    在高速移动下，OFDM系统载波间正交性被破坏，出现载波间干扰(ICI)，严重影响系统性能，必须采用适当的均衡技术以补偿ICI。为了保证通信的有效性和实时性要求，使用FPGA实现了一种低复杂度的最小均方误差(MMSE)OFDM均衡器算法。在ISE软件平台上使用Verilog语言编写程序，并在Xilinx公司Virtex-2实验板(XC2V930芯片)上对设计进行了验证。

    电子设计自动化
    2010-08-04
    移动 OFDM FPGA实现 BSP

  • 一种基于CPLD的压电生物传感器检测电路的设计

    本文介绍了一种基于复杂可编程逻辑器件(CPLD)的压电生物传感器检测电路.该检测电路以高性能CPLD(MAX7128)为核心,实现了对压电生物传感器10MHz高频信号的测量与采集,以及所采集的频率数据动态、实时显示以及频率数据串

    电子设计自动化
    2010-08-03
    生物传感器 压电 检测电路 CPLD

  • 基于Verilog HDL的UART模块设计与仿真

    摘要：通用异步收发器UART常用于微机和外设之间的数据交换，针对UART的特点，提出了一种基于Ver4log HDL的UART设计方法。采用自顶向下的设计路线，结合状态机的描述形式，使用硬件描述语言设计UART的顶层模块及各个子

    电子设计自动化
    2010-07-27
    仿真 UART HDL VERILOG

  • 图像自适应分段线性拉伸算法的FPGA设计

    为改善红外图像的视觉效果和后续处理质量，需要对图像进行增强处理。在此介绍并实现了一种空间域图像增强算法，自适应分段线性拉伸算法。首先简要分析算法原理，对该算法基于Xilinx公司XC4VLXl5系列FPGA的实现方法进行了研究，以兼顾系统实时性和集成度为目的，提出灰度直方图统计和拉伸运算等关键模块的解决方案。通过试验结果分析，对压缩因子的选取提出建议。该设计的输出延迟仅为62.-5ns，且具有实现简单、集成度高、功耗低等优点，适合在精确制导武器和导航系统中应用。

    电子设计自动化
    2010-07-21
    RAM 线性 FPGA设计 BSP

  • 基于DSP和FPGA的实时图像压缩系统设计

    提出了一种基于高频帧摄像头的高频帧实时图像压缩技术，以此技术为基础，使用TMS320CDM642和EP2C35 FPGA相结合，设计了一种高频帧实时图像处理器硬件系统。该系统采用2片SRAM乒乓结构，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000压缩算法，实现了100帧/s的压缩速度，系统同时解决了图像压缩中容量和速度的问题，实验了采集和压缩过程的同步进行，大大提高了图像压缩速度。

    电子设计自动化
    2010-07-20
    DSP FPGA 系统设计 图像压缩系统

  • 一种基于PLC的一氧化碳焚烧炉控制系统的设计和应用

    针对一氧化碳焚烧炉的结构特点及一氧化碳焚烧的工艺要求，以西门子S7-300 PLC为核心控制设备，利用西门子Step7软件实现一氧化碳焚烧炉的温度控制和油、气燃料的全自动的燃烧控制。阐述了该燃烧控制系统的组成和配置，介绍了实现的功能、方法。经实际应用证明，该设计方案是合理且高效的。

    电子设计自动化
    2010-07-19
    控制系统 温度 PLC BSP

  • PLC软冗余系统在城市污水处理工程中的应用

    目前国内中小城市污水处理控制系统的设计选型中明显的延续有大型污水处理控制系统的痕迹，控制系统的大型化、复杂化是当今很突出，很普遍的现象。主要介绍西门子S7-300 PLC软冗余系统在中小城市污水处理控制系统中的应用，介绍了软冗余系统的工作原理、设计选型、网络组态及在中小城市污水处理控制系统中应用体会。实际应用证明采用该系统既保证了可靠性、稳定性和实时性，又降低了工程建设成本。

    电子设计自动化
    2010-07-19
    处理器 PLC 城市污水处理 BSP

  • 基于FPGA的移位寄存器流水线结构FFT处理器设计与实现

    设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础，通过采用高效的两路输入移位寄存器流水线结构，有效提高了碟形运算单元的运算效率，减少了寄存器资源的使用，提高了最大工作频率，增大了数据吞吐量，并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言，采用QuartusⅡ设计仿真工具进行设计、综合和仿真，仿真结果表明，处理器工作频率为72 MHz，是一种高效的FFT处理器IP核。

    电子设计自动化
    2010-07-16
    FPGA 移位寄存器 FFT处理器 BSP

  • 基于FPGA的增量型光电编码器抗抖动二倍频电路设计

    从增量型光电编码器的构造特点出发，分析其输出信号中引起抖动误码脉冲的原因。根据编码器两相输出信号(A相、B相)不能同时跳变的特点，设计了一种高精度抗抖动二倍频电路，能有效滤除信号的干扰脉冲。

    电子设计自动化
    2010-07-15
    FPGA 电路设计 光电编码器 倍频电路

  • 基于FPGA的彩色图像Bayer变换实现

    利用飞速发展的FPGA技术，在图像采集前端实现Bayer插值变换。比较了常用的3种插值方法，选用计算复杂度较高但图像质量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，实现1 208×1 024图像，12 f／s，实时Bayer转换。给出了实时采集图像结果，显示了插值变换前的原始图像，计算了变换后图像的峰值信噪比PSNR。

    电子设计自动化
    2010-07-14
    FPGA 彩色图像 SENSOR BSP
首页 上一页 623 624 625 626 627 628 629 630 631 632 下一页 尾页
发布文章

活动预告

更多

论坛

更多

相关标签

课程视频

更多