eda技术应用资料 - 21IC电子网

基于FPGA的线性卷积的实时实现

摘要：从实际工程应用出发，研究了在基于FPGA上快速傅里叶变换实现线性卷积的方法，并搭建了一个基于Altera的EP2S60硬件处理平台，利用Altera提供的FFT IP核，在100 MHz系统时钟下，数据吞吐率可达100 Ms／s，关键

电子设计自动化
2010-08-10

FPGA 线性 BSP RAM
CPU散热器的电磁辐射仿真分析

摘要：应用HFSS仿真软件分析了Pentium4 CPU散热器的电磁辐射特性。研究了散热器底面尺寸长宽比、鳍的取向及高度对第一谐振频率、第一谐振频率处电场增益及辐射方向的影响。并得出结论：当散热器底面的长宽比≥1时，随

电子设计自动化
2010-08-10

CPU 仿真分析电磁辐射散热器
基于FPGA的快速9／7整形离散小波变换系统设计

摘要：CCSDS图像数据压缩标准中采用9／7整形离散小波变换为核心算法，该算法结构简单，易于硬件设计实现。文中基于FPGA设计实现了9／7整数离散小波变换系统，设计中使用内部RAM存储方式，减小了对存储器的需求量，同

电子设计自动化
2010-08-10

系统设计离散小波变换 FPGA BSP
高速突发模式误码测试仪的FPGA实现方案

摘要：突发模式误码测试仪与一般连续误码测试仪不同，其接收端在误码比对前要实现在十几位内，对具有相位跳变特点的信号进行时钟提取和数据恢复，并且在误码比对时须滤除前导码和定界符，仅对有效数据进行误码统计。

电子设计自动化
2010-08-09

数据包误码测试仪 FPGA实现 BSP
基于CPLD的数字电压表设计

双积分型ADC具有转换精度高，速度慢的特点，因而被广泛应用于高精度数字仪器仪表中。该设计的主要创新点是以可编程器件(CPL-D)为核心，采用积分电路、检零比较器等组成16位ADC，控制部分采用51单片机，能实现自动量程转换。由于采用了CPLD技术，减少了外界干扰和所占空间，而且大大提高了系统的响应时间，提高了数字电压表的性能。

电子设计自动化
2010-08-09

触发器数字电压表 CPLD BSP
基于FPGA的UART设计与实现

介绍了应用现场可编程门阵列(FPGA)设计和实现通用异步收发器UART的方法。采用有限状态机模型形式化描述了UART的功能，在此基础上用硬件描述语言VHDL编程实现了UART，并使用QuartusⅡ软件中的嵌入式逻辑分析仪SignalTapⅡ对数据传输进行了检测，验证了设计的正确性。

电子设计自动化
2010-08-09

电平 UART FPGA BSP
Altium Designer集成库简介及创建

一．集成库概述 Altium Designer 采用了集成库的概念。在集成库中的元件不仅具有原理图中代表元件的符号，还集成了相应的功能模块。如Foot Print 封装，电路仿真模块，信号完整性分析模块等。（关系图如图1）集

电子设计自动化
2010-08-06

集成 ALTIUM DESIGNER BSP
基于FPGA的8B／10B编解码设计

摘要：为提高8B／10B编解码的工作速度和简化逻辑方法，提出一种基于FPGA的8B／10B编解码系统设计方案。与现有的8B／10B编解码方案相比，该方案是一种利用FPGA实现8B／lOB编解码的模块方法，接收模块在收到外部发送的

电子设计自动化
2010-08-06

编解码代码 FPGA BSP
基于FPGA的IRIG-B(DC)码产生电路设计

摘要：提出了一种IRIG-B(DC)码产生电路的设计方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和

电子设计自动化
2010-08-05

电路设计 DC FPGA BSP
基于FPGA的PCI硬件加解密卡设计

摘要：提出一种基于FPGA的PCI硬件加解密卡的设计方案，用硬件加解密取代了传统的软件加解密，将加解密模块和PCI接口模块集成在一个FPGA芯片内实现。分析了PCI加解密卡的软硬件的结构和原理，详细介绍了DESX加解密算法

电子设计自动化
2010-08-05

PCI 硬件加解密 FPGA
基于CPLD／FPGA的CMI编码设计与实现

根据CMI码的特性，介绍了一种新的编程思路实现CMI编码，在Max+PlusⅡ开发平台上使用VHDL编程实现CMI编码，并得到仿真波形。实验结果表明，这种编程思路简单、清晰。在产生7位伪随机序列的前提下，分别对“O”，“1”进行编码。这种思路为其他码型设计提供了参考。

电子设计自动化
2010-08-04

编码 CPLD FPGA BSP
高速移动下OFDM均衡器的FPGA实现

在高速移动下，OFDM系统载波间正交性被破坏，出现载波间干扰(ICI)，严重影响系统性能，必须采用适当的均衡技术以补偿ICI。为了保证通信的有效性和实时性要求，使用FPGA实现了一种低复杂度的最小均方误差(MMSE)OFDM均衡器算法。在ISE软件平台上使用Verilog语言编写程序，并在Xilinx公司Virtex-2实验板(XC2V930芯片)上对设计进行了验证。

电子设计自动化
2010-08-04

移动 OFDM FPGA实现 BSP
一种基于CPLD的压电生物传感器检测电路的设计

本文介绍了一种基于复杂可编程逻辑器件(CPLD)的压电生物传感器检测电路.该检测电路以高性能CPLD(MAX7128)为核心,实现了对压电生物传感器10MHz高频信号的测量与采集,以及所采集的频率数据动态、实时显示以及频率数据串

电子设计自动化
2010-08-03

生物传感器压电检测电路 CPLD
基于Verilog HDL的UART模块设计与仿真

摘要：通用异步收发器UART常用于微机和外设之间的数据交换，针对UART的特点，提出了一种基于Ver4log HDL的UART设计方法。采用自顶向下的设计路线，结合状态机的描述形式，使用硬件描述语言设计UART的顶层模块及各个子

电子设计自动化
2010-07-27

仿真 UART HDL VERILOG
图像自适应分段线性拉伸算法的FPGA设计

为改善红外图像的视觉效果和后续处理质量，需要对图像进行增强处理。在此介绍并实现了一种空间域图像增强算法，自适应分段线性拉伸算法。首先简要分析算法原理，对该算法基于Xilinx公司XC4VLXl5系列FPGA的实现方法进行了研究，以兼顾系统实时性和集成度为目的，提出灰度直方图统计和拉伸运算等关键模块的解决方案。通过试验结果分析，对压缩因子的选取提出建议。该设计的输出延迟仅为62.-5ns，且具有实现简单、集成度高、功耗低等优点，适合在精确制导武器和导航系统中应用。

电子设计自动化
2010-07-21

FPGA设计线性 BSP RAM

首页上一页 624 625 626 627 628 629 630 631 632 633 下一页尾页

发布文章

EDA

基于FPGA的线性卷积的实时实现

CPU散热器的电磁辐射仿真分析

基于FPGA的快速9／7整形离散小波变换系统设计

高速突发模式误码测试仪的FPGA实现方案

基于CPLD的数字电压表设计

基于FPGA的UART设计与实现

Altium Designer集成库简介及创建

基于FPGA的8B／10B编解码设计

基于FPGA的IRIG-B(DC)码产生电路设计

基于FPGA的PCI硬件加解密卡设计

基于CPLD／FPGA的CMI编码设计与实现

高速移动下OFDM均衡器的FPGA实现

一种基于CPLD的压电生物传感器检测电路的设计

基于Verilog HDL的UART模块设计与仿真

图像自适应分段线性拉伸算法的FPGA设计

活动预告

论坛

相关标签

课程视频