-
基于FPGA的RBF神经网络的硬件实现
摘要：介绍了RBF神经网络，并采用CORDIC算法实现了其隐层非线性高斯函数的映射。同时，为缩减ROM表的存储空间并提高查表效率，本设计还采用了基于STAM算法的非线性存储。最后，以Altera公司开发的EDA工具QuarlusⅡ作
-
DSP设计流程
DSP设计流程
-
基于FPGA的H．264 DCT算法的硬件实现
摘要：二维离散余弦(DCT)在H．264视频编码中承担者信号从时域到频域变换的作用。在现场可编程逻辑门阵列(FPGA)上设计了高效的采用流水线结构的H．264 DCT硬件电路。首先，把二维4×4 DCT变换转换成二次一维DCT变
-
μC／OS-II的多任务系统在SOPC中的硬件实现
本人在教学及科研实验中，对基于μC/OS-II的多任务系统在SOPC中的设计总结出了具体实现方法。经过实践验证，该方法简单、可靠，值得推广。1 μC/OS实时操作系统μC/OS-II是一个可移植、可裁剪、占先式、实时的
-
μC／OS-II的多任务系统在SOPC中的硬件实现
μC／OS-II的多任务系统在SOPC中的硬件实现
-
μC／OS-II的多任务系统在SOPC中的硬件实现
μC／OS-II的多任务系统在SOPC中的硬件实现
-
基于计算机网络加密接口卡的硬件实现方案
【摘 要】本文根据作者的实际的开发过程，提出了一种切实可行的基于计算机网络的椭圆曲线加密接口系 统。内容包括椭圆密码体制的选择、有效算法的设计和快速加、解密的硬件实现及双端口共享器的设计。并且详细阐述了
-
基于计算机网络加密接口卡的硬件实现方案
基于计算机网络加密接口卡的硬件实现方案
-
基于FPGA实现固定倍率的图像缩放
摘要：基于FPGA硬件实现固定倍率的图像缩放，将2维卷积运算分解成2次1维卷积运算，对输入原始图像像素先进行行方向的卷积，再进行列方向的卷积，从而得到输出图像像素。把图像缩放过程设计为一个单元体的循环过程，在
-
基于NIOS_II多核技术的Hopfield神经网络的硬件实现
基于NIOS_II多核技术的Hopfield神经网络的硬件实现
-
基于NIOS_II多核技术的Hopfield神经网络的硬件实现
基于NIOS_II多核技术的Hopfield神经网络的硬件实现
-
一种新光伏MPPT算法及硬件实现和实用性分析
摘要：在分析了目前几种比较主流的光伏电池最大功率点跟踪(MPPT)算法的基础上提出了一种新的光伏电池MPPT算法。利用PIC16F877单片机构建的最小系统控制的Buck电路，实现了新算法的实验验证，新算法较大地提高了MPPT控
-
H.264编码器中亚像素运动估计的硬件实现
引言 运动估计就是在帧间预测时设法找到当前帧的像素(或图像块)是从上一帧图像的什么位置移动过来的，以该位置上的像素(或图像块)作为预测依据，以此提高预测的准确性。由于H.264中的运动估计采用了一系列新技术
-
基于FPGA的实时中值滤波器硬件实现
针对高清图像在中值滤波预处理过程中排序量多、速度慢的特点，提出适合邻域图像并行处理机的分块存储方法。在流水线结构下，1个时钟周期可以并行处理32个3×3邻域的中值滤波运算，实现了高速、实时的1 920×1 080灰度图像中值滤波器。
-
一种改进的图像重组算法及其硬件实现
一种改进的图像重组算法及其硬件实现
-
椭圆曲线加密的硬件实现
摘 要： 椭圆曲线加密是一种目前已知的所有公钥密码体制中能够提供最高比特强度的一种公钥体制。在FPGA实现椭圆曲线加密系统时，基于GF(2)的多项式有限域中的乘法、求逆运算是其中的两大难点。本文提供了一种椭圆曲
-
基于DSP的混沌数字图像加密与硬件实现
摘要 介绍了在DSP基础上，实现数字图像的混沌加密及硬件实现方法。根据离散化和数字化处理技术，对三维Lorenz混沌系统作离散化处理，用C语言和DSP技术产生三维Lorenz混沌迭代序列，分别对数字图像的红、绿、蓝三基色
-
基于DSP的混沌数字图像加密与硬件实现
基于DSP的混沌数字图像加密与硬件实现
-
基于LZW算法的数据无损压缩硬件实现
基于LZW算法的数据无损压缩硬件实现
-
基于FPGA的FFT算法硬件实现
设计了一种基于FPGA的1024点16位FFT算法，采用了基4蝶形算法和流水线处理方式，提高了系统的处理速度，改善了系统的性能。提出了先进行前一级4点蝶形运算，再进行本级与旋转因子复乘运算的结构。合理地利用了硬件资源。对系统划分的各个模块使用Verilog HDL进行编码设计。对整个系统整合后的代码进行功能验证之后，采用QuartusⅡ与Matlab进行联合仿真，其结果是一致的。该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力，在数字信号处理领域有广泛应用。
