CMOS工艺

基于0.13μm CMOS工艺的快速稳定的高增益Telescopic放大器设计

近年来，软件无线电(Software Radio)的技术受到广泛的关注。理想的软件无线电台要求对天线接收的模拟信号经过放大后直接采样，但是由于通常射频频率(GHz频段)过高，技术上所限难以实现，而多采用中频采样的方法。而对

光通信芯片将趋向于采用CMOS工艺

在3G之后，FTTx将是光通信建设的又一高潮，我们将进入一个全新的宽带时代。从目前三大运营商对FTTx的部署来看，光节点会越来越多，可预见不久的将来出现光通信新一轮井喷式的发展。EPON、GPON是目前FTTx的主流网络方

SoC与SiP各有千秋 两者之争仍将继续

对生命周期相对较长的产品来说，SoC将继续作为许多产品的核心；而若对产品开发周期要求高、生命周期短、面积小、灵活性较高，则应使用SiP。 现代集成技术已经远远超越了过去40年中一直以摩尔定律发展的CMOS(互补

东芝推出用于40nm CMOS工艺的新平台技术

东芝宣布基于与NEC Electronics共同开发的45纳米工艺技术的40纳米 CMOS平台技术。新平台用于生产系统芯片以满足功率关键的移动应用，它消耗的功率不足65纳米级的大规模集成电路的一半。该公司还宣布，它预计将于2008

基于0.18μm RF CMOS工艺的低相噪宽带LC VCO设计

压控振荡器(VCO)是射频集成电路(RF-ICs)中的关键模块之一。近年来随着无线通信技术的快速发展，射频收发机也有了新的发展趋势，即单个收发机要实现宽频率多标准的覆盖，例如用于移动数字电视接收的调谐器一般要实现T-DMB、DMB-T等多个标准，并能覆盖VHF、UHF和LBAND等多个频段。本文所介绍的VCO设计采用如图1(a)所示的交叉耦合电感电容结构，相对于其他结构的VCO来说该结构更加易于片上集成和实现低功耗设计，并且利用LC谐振回路的带通滤波特性，能获得更好的相位噪声性能。 本设计采用TSMC的0.18μm、5层金属的RFCMOS工艺，所用无源器件全部片内集成，其中螺旋电感由第5层金属制成。由于该金属层较厚因而具有较低的寄生串联电阻，保证了螺旋电感具有足够高的Q值。该VCO用于覆盖VHF、UHF和LBAND三个频段的零中频结构接收机(ZERO-IFtuner)。实测结果表明，在1.8 V电源供电的情况下，仅消耗2.7 mA的电流，输出频率实现了在1.65～2.45 GHz的超宽范围内连续可调。在1.65 GHz工作频率下，20 kHz频偏处的相位噪声仅为-87.88 dBc／Hz，完全满足接收机的系统要求。

基于CMOS工艺的数字步进衰减器的设计

本文基于Peregrine(派更)半导体公司的单片数字步进衰减器(DSA，Digital Step Attenuator)产品系列，阐述了DSA通用设计方法、RF CMOS工艺以及这些器件的性能。

射频芯片：工艺成本功耗是永恒热点

射频芯片：工艺成本功耗是永恒热点

射频芯片：工艺成本功耗是永恒热点

支持手机功能的两大核心芯片之一的射频收发芯片一直被认为是中国无线通信和3G产业的薄弱环节。去年下半年，国内两家领先的射频芯片企业锐迪科微电子(上海)有限公司(以下简称“锐迪科”)和鼎芯通讯(上海)有限公司(以下

射频芯片：工艺成本功耗是永恒热点

支持手机功能的两大核心芯片之一的射频收发芯片一直被认为是中国无线通信和3G产业的薄弱环节。去年下半年，国内两家领先的射频芯片企业锐迪科微电子(上海)有限公司(以下简称“锐迪科”)和鼎芯通讯(上海)有限公司(以下

Avago 推出采用65nmCMOS工艺的17Gbps SerDes

Avago Technologies(安华高科技)今日宣布，已经在65纳米(nm) CMOS工艺技术上取得17 Gbps SerDes(串行/解串)的高性能输出。

TD射频芯片：融合成趋势 稳定量产须努力

TD射频芯片：融合成趋势 稳定量产须努力

IC：模拟与数字有四大不同