-
如何满足高性能PCB的设计要求
高性能的PCB设计离不开先进的EDA工具软件的支撑。Cadence的PSD系列在高速PCB设计方面的强大功能，其前后仿真模块，确保信号质量，提升产品的一次成功率；其物理、电气规则的使用，可智能化的实现诸如差分布线、等长控
-
DFM系统--PCB可制造性设计分析
中心议题： 可制造性设计（DFM）流程 可制造性设计（DFM）工具 解决方案： 产品PCB制作 产品零部件组装 产品成品测试 “DFM”-一个由三个字母组成的缩写，其意义依据你在设计及制造
-
DFM会议：“在设计中无法考虑这么多制造问题”
“STS Satellite Session DFM”刚开始后的会场摄影：Tech-On!。（点击放大） 在“SEMICON Japan 2011”（幕张Messe会展中心）的最后一天12月9日，作为“SEMI技术研讨会（STS） 2011”的30周年策划之一，举办了“S
-
富士通将DFM技术用于其28纳米ASIC与混合信号设计
2011年9月19日 — 全球电子设计创新领先企业Cadence设计系统公司 (NASDAQ: CDNS)，今天宣布富士通半导体有限公司已经采用Cadence® 签收可制造性设计 (DFM) 技术，用于其复杂的28纳米ASIC及系统级芯片（SoC
-
思源客制化布局系统进军台积电28奈米设计参考流程
IC设计软体供应商思源科技 (SpringSoft)宣布，该公司Laker客制化布局系统已获选进入台积电 (TSMC) 28奈米 (nm)类比与混合讯号(AMS)设计参考流程Reference Flow 2.0 ，以及数位设计参考流程Reference Flow 12.0 中。
-
台积电28纳米设计生态系统已就绪
晶圆代工大厂台积电(TSMC)宣布，已顺利在开放创新平台(Open Innovation Platform)上，建构完成28纳米设计生态系统，同时客户采用台积电开放创新平台所规划的28纳米新产品设计定案(tape out)数量，已经达到89个。
-
台积电于开放创新平台完成28奈米设计生态环境建构
晶圆代工大厂台积电(TSMC)宣布，已顺利在开放创新平台(Open Innovation Platform)上，建构完成 28奈米设计生态环境，同时客户采用台积电开放创新平台所规划的28奈米新产品设计定案(tape out)数量，已经达到89个。 台
-
台积电转包DFM EDA厂商Cadence接手
EETimes 8日报导，台积电(2330)将强化与电子设计自动化(EDA)技术供应商Cadence Design Systems Inc.的合作关系，根据双方签订的协议，Cadence将以服务模式提供易制性设计(DFM)之专业技术与科技给台积电客户。Cadence
-
通孔插装PCB的DFM可制造性设计
本文介绍一些和通孔插装有关的DFM方法，这些原则从本质上来讲具有普遍性，但不一定在任何情况下都适用，不过，对于与通孔插装技术打交道的PCB设计人员和工程师来说相信还是有一定的帮助。 1、排版与布局 在设计
-
CAM350中关于DFM检验应用
这些功能大部分都集中在Analysis菜单下。 1. Silk to Solder Spacing 这是软件自动检验丝印层与阻焊层间距的功能。Analysis -> Silk to Solder Spacing就会弹出“Check Silkscreen”对话框。 首先
-
GlobalFoundries宣布其28纳米制程服务已准备就绪
晶圆代工业者GlobalFoundries与其EDA、IP供货商伙伴共同宣布，已经完成28纳米CMOS制程的数字设计流程验证；该制程命名为“超低功耗(superlowpower，SLP)”，包含闸优先(gate-first)的高介电金属闸极堆栈(high-kmetal
-
GlobalFoundries宣布其28纳米制程服务已准备就绪
晶圆代工业者 GlobalFoundries 与其 EDA 、IP供货商伙伴共同宣布，已经完成 28纳米 CMOS制程的数字设计流程验证；该制程命名为“超低功耗(super low power，SLP)”，包含闸优先(gate-first)的高介电金属闸极堆栈(hig
-
GlobalFoundries宣布其28奈米制程服务已准备就绪
晶圆代工业者 GlobalFoundries 与其 EDA 、IP供应商夥伴共同宣布，已经完成 28奈米 CMOS制程的数位设计流程验证；该制程命名为「超低功耗(super low power，SLP)」，包含闸优先(gate-first)的高介电金属闸极堆叠(hi
-
中芯国际采用Cadence公司 DFM 和低功耗硅技术
全球电子设计创新领先企业Cadence设计系统公司，今天宣布中国最大的半导体晶圆厂中芯国际集成电路制造有限公司，已经将Cadence® Silicon Realization产品作为其65纳米参考流程4.1版本(Reference Flow 4.1)可制造
-
高性能PCB的设计要求
高性能的PCB设计离不开先进的EDA工具软件的支撑。Cadence的PSD系列在高速PCB设计方面的强大功能，其前后仿真模块，确保信号质量，提升产品的一次成功率；其物理、电气规则的使用，可智能化的实现诸如差分布线、等长控
-
利用LTCC的DFM方法来实现一次设计成功
低温共烧陶瓷(LTCC)电路技术支持紧凑型多层设计并被广泛用于无线应用，特别是在RF模块和包内系统(SiP)设计中。相对于层压技术，它具有一系列优势，尽管其工艺与层压印刷电路板材料的处理工艺类似。其典型好处是较低的
-
PCB可制造性设计分析（DFM系统）
中心议题： 可制造性设计（DFM）流程 可制造性设计（DFM）工具 解决方案： 产品PCB制作 产品零部件组装 产品成品测试 “DFM”-一个由三个字母组成的缩写，其意义依据你在设计及制造流程链中所扮演的角色不同而不同
-
台积电采用TLM导向设计与验证、3D IC设计与完善整合DFM功能
益华计算机(Cadence)宣布，TLM (transaction-level modeling)导向设计与验证、3D IC设计实现以及整合DFM等先进CadenceR设计技术与流程，已经融入台积电设计参考流程11.0版中。 Cadence的技术有助于28奈米TLM到GD
-
Mentor Graphics和SMIC共商65nm的DFM设计
IC设计一直以来都遵循着相对固定的流程，芯片设计者完成设计后，就将方案交给了晶圆厂生产，自己并不会直接参与芯片的制造过程。随着工艺节点的进步，半导体制程和工艺复杂度增加，以前可以忽略不计的误差可能对电气
-
四大EDA高层为本土IC设计把脉施良方
Cadence、Synopsys(新思)和Mentor Graphics三大厂商占了全球EDA行业70%的市场份额。然而，三大厂商背后是上百家各有特色的EDA公司。其中不乏佼佼者，比如SpringSoft(思源)在波形显示、查错及某些全定制板图设计应用上
