烹调计时器JSQ为减数计数器,其最大计时时间为59∶59。因此我们可用两个减计数十进制计数器DCNT10和两个减计数六进制计数器DCNT6级联构成。JSQ的内部组成原理如图所示。 如图 JSQ的内部组成原理图来源:ks991次
本显示译码器YMQ47不但要对数字0~9进行显示译码,还要对字母d、o、n、E进行显示译码,其译码对照表如表所示。 如表 YMQ47的译码对照表 来源:ks990次
数据装载器ZZQ的VHDL源程序 来源:ks990次
烹调计时器JSQ的VHDL源程序 来源:ks990次
显示译码器YMQ47的VHDL源程序 来源:ks990次
45 s定时单元的VHDL源程序 来源:ks990次
5 s定时单元的VHDL源程序 来源:ks990次
25 s定时单元的VHDL源程序 来源:ks990次
显示控制单元的VHDL源程序 来源:ks990次
EDA中的显示译码器的VHDL源程序 来源:ks990次
根据系统的设计要求,综合计时电路可分为计秒电路、计分电路、计时电路、计星期电路、计日电路、计月电路、计年电路等7个子模块,这7个子模块必须都具有预置、计数和进位功能,设计思想如下: (1)计秒电路:以直接
设计一个综合性的计时系统,要求能实现年、月、日、时、分、秒及星期的计数等综合计时功能,同时将计时结果通过15个七段数码管显示,并且可通过两个设置键,对计时系统的有关参数进行调整。具体系统功能面板如图所示
本设计显示需要使用的是15个七段显示数码管。在计时结果显示电路中,七段数码管显示部分是一个不容忽视的环节,如若处理不得当,可能引起系统功率过大,产生散热问题,严重时甚至会导致系统的烧毁。为了解决好以上问
对于系统中的时间调整电路,拟通过模式和调整两个外部按键完成。模式键负责切换正常时间计数模式和时间调整模式,调整模式切换顺序如图1所示。调整键负责在时间调 整模式之下,对当前模式的计时结果进行调整。 在模式
CONT60计时电路的VHDL源程序 来源:ks990次
CONT3O计时电路的VHDL源程序 来源:ks990次
显示控制电路XSKZQ的VHDL源程序 来源:ks990次
调整控制电路TZKZQ的VHDL源程序 来源:ks990次
数据采集和控制系统是对生产过程或科学实验中各种物理量进行实时采集、测试和反馈控制的闭环系统。它在工业控制、军事电子设备、医学监护等许多领域发挥着重要作用。 数据采集和控制系统多种多样,但其基本工作过程相
A/D转换控制模块ADZHKZ主要实现对ADC0809进行模数转换的控制和转换后数据的BCD转换处理。 1.ADC08O9模数转换的控制 ADC0809是CM0S的8位A/D转换器,片内有8路模拟开关,可控制8个模拟量中的一个进入转换器中。ADC080