-
立体摄像深度感知的FPGA实现
立体摄像深度感知的FPGA实现
-
多通道频率检测技术的FPGA实现
摘要：多通道频率检测是当前数字接收机的一种常用的频率测量方案，该方法可以较好地解决频率截获概率与频率分辨力的矛盾，并在复杂的电磁环境中具有处理多个同时到达信号的能力。文中给出了基于FPGA来实现多信道频率
-
数字控制振荡器(NCO)的FPGA实现
摘要：介绍了NCO数字控制振荡器的工作原理，详细分析了数控振荡器的性能指标和其在FPGA中的实现方法，最后给出了新设计的数控振荡器在QUARTUSII中的仿真结果。 关键词：数控振荡器(NCO)；无杂散动态范围(SFDR)；FPG
-
数字控制振荡器(NCO)的FPGA实现
摘要：介绍了NCO数字控制振荡器的工作原理，详细分析了数控振荡器的性能指标和其在FPGA中的实现方法，最后给出了新设计的数控振荡器在QUARTUSII中的仿真结果。 关键词：数控振荡器(NCO)；无杂散动态范围(SFDR)；FPG
-
LZW改进压缩算法的FPGA实现
随着实时监控系统的发展，大容量高速数据采集与传输技术不断取得新的进展，针对当前数据传输采用硬件实现速度快，但难以进行数据处理，而软件能实现很多算法但处理速度稍显逊色的不足，采用了LZW压缩算法及其改进算法，并将该算法在可编程逻辑器件FPGA上进行了实现，通过仿真，验证了设计的正确性，提高了数据传输速度。
-
航管二次雷达射频切换单元FPGA实现
为适应中国民航对单脉冲二次雷达的双机热备份功能要求，采用现场可编程门阵列(FPGA)，并使用硬件描述语言对可擦除可编程逻辑器件(EPLD)进行编程控制，以实现单脉冲二次雷达切换单元的主要功能：响应监控系统的切换命令，当设备故障时自动或者手动地切换到非故障机柜，使雷达连续地输出航迹数据。现场可编程门阵列的运用增强了射频切换单元控制的灵活性与可靠性，大大提高系统的检测性能与处理性能。
-
基于FPGA的语音端点检测
语音端点检测就是从背景噪声中找到语音的起点和终点，其目标是要在一段输入信号中将语音信号同其他信号(如背景噪声)分离并且准确地判断出语音的端点。研究表明，即使在安静的环境中，一半以上的语音识别系统识别错误
-
基于FPGA的语音端点检测
基于FPGA的语音端点检测
-
FPGA实现时分多址的一种改进型方法
摘要：利用FPGA实现时分多址的方法有很多种，但大多数方法都对FPGA芯片资源的占用非常巨大。针对这一问题，提出一种改进型方法来实现时分多址。通过使用FPGA芯片内部的双口随机访问存储器(双口RAM)，利用同一块RAM采
-
FPGA实现IRIG-B(DC)码编码和解码的设计
为达到IRIG-B码与时间信号输入、输出的精确同步，采用现代化靶场的IRIG-B码编码和解码的原理，从工程的角度出发，提出了使用现场可编程门阵列(FPGA)来实现IRIG-B码编码和解码的设计方案和体系结构，设计中会涉及到几个不同的时钟频率，FPGA对时钟的同步性具有灵活性、效率高、且功耗低。抗干扰性好的特点。结果表明，FPGA能够确保为从设备提供同源的时钟基准，使时钟与信号的延迟控制在200 ns以内，从而得到了IRIG-B码与时间精确同步的效果。
-
高精度DDFS信号源FPGA实现
为进行高精度信号源的设计，同时降低设计成本，以Cyclone II系列低端FPGA为核心，利用直接频率合成技术，对正弦信号等数据进行1／4周期压缩存储到ROM中，在外部时钟频率为50 MHz，实现了正弦信号源的设计，同时，实现三角波、锯齿波、矩形脉冲及2-ASK、2-PSK和2-FSK等数字调制信号，系统还具有扫频、指定波形次数等功能。仿真结果表明，信号源精度高，频率调整步进可达0．034 92 Hz，频率范围为0．034 92 Hz～9．375 MHz，制作成本低，功能丰富。
-
根升余弦脉冲成形滤波器FPGA实现
摘要：提出了基于电路分割技术实现通信系统发送端根升余弦波形成形滤波器查表法的FPGA结构，节省了ROM单元，讨论了其ROM初始化时形波数据的组织方法，完成了该结构的VHDL实现，给出了该设计在Modelsim环境下的时序仿
-
采样率变换器的多相表示结构FPGA实现
FPGA是实现数字信号处理的一种高效手段。在实现高带宽信号处理领域，FPGA技术可以通过一个芯片上的多级运算单元来获得比通用DSP芯片更高的运算速度[2]。由于采样率变换能用一种并行的方法实现，使用FPGA来实现就可以
-
采样率变换器的多相表示结构FPGA实现
采样率变换器的多相表示结构FPGA实现
-
基于多相滤波的数字接收机的FPGA实现
摘要：给出了一种基于多相滤波的数字信道化接收机的实现方法，系统的处理带宽为875 MHz，解决了高速ADC与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区，采用信道重叠的方法，连续覆盖瞬时带宽。在信道化
-
基于多相滤波的数字接收机的FPGA实现
摘要：给出了一种基于多相滤波的数字信道化接收机的实现方法，系统的处理带宽为875 MHz，解决了高速ADC与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区，采用信道重叠的方法，连续覆盖瞬时带宽。在信道化
-
FIR滤波器的FPGA实现方法
为了给实际应用中选择合适FIR滤波器的FPGA实现结构提供参考，首先从FIR数字滤波器的基本原理出发，分析了FIR滤波器的结构特点，然后分别介绍了基于FPGA的FIR滤波器的串行、并行、转置型、FFT型和分布式结构型的实现方法，对于各种实现的结构做了分析、比较以及优化处理，特别是对基于FFT的FIR滤波器与传统卷积结构进行了精确的数值计算比较，最后得出满足于低阶或高阶的各种FIR滤波器实现结构的适用范围及其优缺点，并针对实际工程应用提出了下一步需解决的问题。
-
如何用FPGA实现原型板原理图的验证
如何用FPGA实现原型板原理图的验证
-
高阶累积量调制识别改进算法的FPGA实现
摘要：基于高阶累积量的数字调制信号识别算法在低信噪比环境下识别率较低。针对这一问题，提出了高阶累积量的改进算法，通过调整特征参数的判别顺序先识别出MASK信号的方式，取得了较好的效果。讨论了该算法的FPGA设
-
高阶累积量调制识别改进算法的FPGA实现
摘要：基于高阶累积量的数字调制信号识别算法在低信噪比环境下识别率较低。针对这一问题，提出了高阶累积量的改进算法，通过调整特征参数的判别顺序先识别出MASK信号的方式，取得了较好的效果。讨论了该算法的FPGA设
