自适应滤波器的研究是近年来研究的热门方向,在PFGA中实现高速的自适应滤波器的设计更是一个热点,在此采用DSP Builder系统建模的方法,在FPGA中实现了归一化LMS算法,实验结果表明:用DSPBuilder设计的8阶DNLMS算法比用底层的VHDL代码设计效率更高,灵活性更大,速度更快。同样比通用的DSP芯片设计的8阶NLMS滤波器处理速度快了20多倍。如果将8阶NLMS滤波器扩展到512阶或者1 024阶,可以很好地应用于自适应回声消除等很多自适应滤波的领域。
自适应滤波器的研究是近年来研究的热门方向,在PFGA中实现高速的自适应滤波器的设计更是一个热点,在此采用DSP Builder系统建模的方法,在FPGA中实现了归一化LMS算法,实验结果表明:用DSPBuilder设计的8阶DNLMS算法比用底层的VHDL代码设计效率更高,灵活性更大,速度更快。同样比通用的DSP芯片设计的8阶NLMS滤波器处理速度快了20多倍。如果将8阶NLMS滤波器扩展到512阶或者1 024阶,可以很好地应用于自适应回声消除等很多自适应滤波的领域。
为了研究不同结构的FIR数字滤波器FPGA实现对数字多普勒接收机中FPGA器件资源消耗及其实现的滤波器的速度性能,在Xilinx ISE-l0.1开发平台中,采用Verilog HDL语言分别实现了FIR数字滤波器的改进的串行结构、并行结构以及DA结构,并在ModelSim仿真验证平台中仿真了实现设计。结果表明,改进串行结构的实现消耗资源少但滤波速度慢,并行结构的实现滤波速度快但消耗资源多,而DA算法的实现速度仅取决于输入数据的宽度,所以滤波速度通常较快且消耗的资源较少。
摘 要:本文在分析目前使用的GPS定位系统的基础上,探讨了一种替代系统,系统通过接收不同城市广播电台的发出的报时信号,算出这些地方距离定位设备所在地的距离,进而确定本地的确切地理位置,设计了系统的FPGA实现
摘要:介绍一种以FPGA为核心,基于网口传输的全彩高灰度同步LED显示屏控制系统的设计方法。该设计改变传统设计中低效高成本的信号采集和传送方式,改用实时采集DVI接口显示信号、通过网口传输数据,采用高集成度FPGA
摘要:介绍一种以FPGA为核心,基于网口传输的全彩高灰度同步LED显示屏控制系统的设计方法。该设计改变传统设计中低效高成本的信号采集和传送方式,改用实时采集DVI接口显示信号、通过网口传输数据,采用高集成度FPGA
Altera 公司宣布其Stratix IV GT FPGA 实现了与Avago公司 的 40G 四通道小型可插拔 (QSFP) 光学模块的互操作性。QSFP 光学模块在单条光纤电缆链路上数据速率为 40-Gbps。利用 Stratix IV GT FPGA 中特有的 11.3-Gbp
摘要:在分析双线幅度法(Rife)、修正双线幅度法(MRife)、傅里叶系数插值迭代3种算法的基础上,结合FPGA的并行处理优势,将迭代变为并行运算,由此得出了一种快速频率估计算法。并将新算法进行FPGA设计,给出了算法
引言 正交频分复用(OrthogonalFrequency Division Multiplexing,OFDM)技术已经成为第四代移动通信研究的热点,同时,OFDM同步又是OFDM的关键技术,研究OFDM同步技术的目的就是为了防止码间干扰和载波干扰。当前O
引言 正交频分复用(OrthogonalFrequency Division Multiplexing,OFDM)技术已经成为第四代移动通信研究的热点,同时,OFDM同步又是OFDM的关键技术,研究OFDM同步技术的目的就是为了防止码间干扰和载波干扰。当前O
摘要:HDB3(三阶高密度双极性)码具有无直流分量、低频成分少、连零个数不超过3个、便于提取时钟信号等特点。通过对HDB3编解码原理进行分析和研究,提出一种基于FPGA的HDB3编解码实现方法,给出Verilog HDL语言的实现
蓝牙技术注定会成为一项通用的低成本无线技术,可适用于一系列范围广泛的数据通信应用。但仍有两个主要方面需要进一步的考虑,即有关蓝牙通信中的数据安全性和数据完整性的问题。这两个方面会限制蓝牙技术的适用范围
0 引言 WiMAX ( Wordwide Interoperability for Mi-crowave Access)是代表空中接口满足IEEE 802.16标准的宽带无线通信系统。其中IEEE标准在2004年定义了空中接口的物理层(PHY),即802.16d协议。该协议规定数据
恩智浦半导体(NXP Semiconductors)近日宣布,其推出的支持JESD204A标准的CGV™ 系列数据转换器,与Xilinx® 高性能Virtex®-6 FPGA及低成本Spartan®-6 FPGA系列实现互通。对设备设计者来说,可编程逻
如今,即使低成本FPGA也能提供远远大于DSP的计算能力。目前的FPGA包含专用乘法器甚至DSP乘法/累加(MAC)模块,能以550MHz以上的时钟速度处理信号。不过,直到现在,音频信号处理中还很少需要用到这些功能。串行实现千
本文的主要目的就是介绍多天线多载波数字上下变频的FPGA实现方法,以及Altera提供的一种数字信号处理的工具,DSP BUILDER。
本文首先简单的介绍了总线的发展,从而引出一种新型的串行点对点交换结构RapidIO。DSP 在高性能处理系统中的重要性毋庸置疑,但是目前的很多DSP 并没有RapidIO接口。本文提出了利用FPGA,将DSP 的总线桥接到一个RapidIO IP 上,从而实现了DSP与RapidIO 网络的互联。
如今,即使低成本FPGA也能提供远远大于DSP的计算能力。目前的FPGA包含专用乘法器甚至DSP乘法/累加(MAC)模块,能以550MHz以上的时钟速度处理信号。不过,直到现在,音频信号处理中还很少需要用到这些功能。串行实现千
本文的主要目的就是介绍多天线多载波数字上下变频的FPGA实现方法,以及Altera提供的一种数字信号处理的工具,DSP BUILDER。
本文首先简单的介绍了总线的发展,从而引出一种新型的串行点对点交换结构RapidIO。DSP 在高性能处理系统中的重要性毋庸置疑,但是目前的很多DSP 并没有RapidIO接口。本文提出了利用FPGA,将DSP 的总线桥接到一个RapidIO IP 上,从而实现了DSP与RapidIO 网络的互联。