-
如何发现并解决FPGA设计中的时序问题
耗费数月精力做出的设计却无法满足时序要求，这确实非常令人伤心。然而，试图正确地对设计进行约束以保证满足时序要求的过程几乎同样令人费神。找到并确定时序约束本身通常也是非常令人头痛的问题。时序问题的恼人之
-
如何发现并解决FPGA设计中的时序问题
如何发现并解决FPGA设计中的时序问题
-
使用基于图形的物理综合加快FPGA设计时序收敛
传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法,如底层规划、区域内优化 (IPO,In-place Optimization) 以
-
派睿电子携手Altera，助工程师提升FPGA设计能力
电子元器件分销商派睿电子日前宣布其姊妹公司Farnell-Newark与Altera公司签署亚太地区分销协议，在中国大陆、香港、台湾地区、新加坡、印尼、马来西亚、菲律宾、越南、泰国、文莱、老挝、缅甸、柬埔寨和印度等国家和
-
派睿电子携手Altera，助力中国电子设计工程师提升FPGA设计能力
电子元器件分销商派睿电子日前宣布其姊妹公司Farnell-Newark与Altera 公司签署亚太地区分销协议，在中国大陆、香港、台湾地区、新加坡、印尼、马来西亚、菲律宾、越南、泰国、文莱、老挝、缅甸、柬埔寨和印度等国家和
-
采用FPGA设计SDH设备时钟
介绍了一种采用FPGA设计的SDH设备时钟的构成及设计原理；并给出了相关的测试结果；测试结果表明该SDH设备时钟完全满足ITU-T G.813建议规范的各项时钟指标要求。
-
一种扩频通信调制器的FPGA设计与仿真
一种扩频通信调制器的FPGA设计与仿真
-
FPGA设计开发中应用仿真技术解决故障的方法
FPGA设计开发中应用仿真技术解决故障的方法
-
设计技术问答：FPGA设计的安全性考量
本文以提问的形式讲述了FPGA设计安全性考量
-
设计技术问答：FPGA设计的安全性考量
本文以提问的形式讲述了FPGA设计安全性考量
-
设计技术问答：FPGA设计的安全性考量
设计技术问答：FPGA设计的安全性考量
-
在采用FPGA设计DSP系统中仿真的重要性
仿真是所有系统成功开发的基础。通过在不同条件、参数值和输入情况下对系统进行高级行为仿真，工程师可以迅速找到、分离并纠正系统的设计问题。因为在这一阶段，比较容易区分设计问题和编程问题。通过在系统级工作，设计人员可以确定这一阶段的问题是来自设计缺陷，而不是编程问题。此外，在信号处理系统设计中使用基于模型的方法大大缩短了“错误诊断延迟”时间——从设计中出现错误到发现错误并分离错误的时间。
