EDA

DS/FH混合扩频接收机解扩及同步技术FPGA实现

用户自定制Nios处理器的FFT算法指令

高速PCB走线的3－W原则

PCB走线之问会产生串扰现象，这种串扰不仅仅会在时钟和其周围信号之间产生，也会发生在其他关键信号上，如数据、地址、控制和输入/输出信号线等，都会受到串扰和耦合影响。为了解决这些信号的串扰问题，布线应遵循3－

利用DSP和CPLD增强数据采集的可扩展性

金属封装材料的现状及发展(下)

（续） 2．2 Al基复合材料由于Al的CTE比Cu还大，为使其CTE与Si、Ge、GaAs等半导体材料相近，常常不得不采用高体积分数的增强体与其复合，添加量甚至高达70％，但如果用作与玻璃相匹配的封装材料，添加量则可以少一些

安森美半导体推出微型封装电压抑制器件

满足便携式产品行业最高的ESD保护标准新型ESD5Z器件系列为便携式产品和电池供电应用提供单线保护，具有优异的ESD 钳制性能，占位面积仅1.6 mm x 0.8 mm 2005年2月28日-安森美半导体(ON Semiconductor，美国纳斯达克上

教你如何利用Veril—ogHDL设计小波滤波器

现代计算机和通信系统中广泛采用数字信号处理的技术和方法，其基本思路是先把信号用一系列的数字来表示，然后对这些数字信号进行各种快速的数学运算。其目的是多种多样的，有的是为了加密，有的是为了去掉噪声等无关

美信推出3×3mm低功耗的ADC

美信集成产品公司(Maxim Integrated Products)最近推出12位、10位及8位小型、高速ADC，具有2路真正的差分输入，3V或5V单电源操作，具有一个SPI-/QSPI-/MICROWIRE兼容的接口。 该产品尺寸为3×3mm，与同类产品相比，可

从不同的功耗模型出发，全面分析片上网络的功耗问题！

摘要： 片上系统（SoC） 发展到片上网络（NoC） , 能量消耗逐渐成为芯片设计的首要限制因素。通过建立CMOS 电路和网络通讯2 个层面不同的功耗模型， 从集成电路不同的设计层次、片上网络通讯功耗以及NoC 映射问题等

LitePoint方案解决无线测试成本和产能瓶颈

利用CPLD实现数字滤波及抗干扰

贴片机基本编程元件贴装数据的输入

元件的贴装数据主要是指元件贴装的坐标和角度，在元件贴装数据输入时可以采用4种方法：①手动输 入；②示教输入；③文本文件导入；④PCB CAD数据导入。（1）手动输入所有贴片机的编程都可以用手动的方式来进行元件贴

PCB细线路生产条件与方法

基于CORDIC改进算法的DDS设计

PADS电路模块的COPY