原理图设计实现法就是用原理图表达自己的设计思想,并使用EDA工具提供的图形编辑器以原理图的方式进行设计输入的一种实现方法。原理图输入法的实现方式简单、直观、方便,并且可利用许多现成的单元器件或自行设计的元
参数可设置兆功能块实现法就是设计者可以根据实际电路的设计需要,选择LPM(Library of Parameterized Modue1s,参数可设置模块库,简称LPM)库中的适当模块,并为其设定适当的参数以满足自己设计需要的一种实现方法
在VHDL的设计中,最常用的方法就是将数字系统的整体逐步分解为各个子系统和模块,若子系统规模较大,则还需将子系统进一步分解为更小的子系统和模块,层层分解,直至整个系统中各子系统关系合理,并便于逻辑电路级的
在VHDL的设计中,对于一个系统中的多个模块,我们也可以不采用实体互连的方法进行设计,而是通过进程的互连构成一个整体。所谓 SA进程,就是对数字器件的功能和延时进行建模的设计实体。器件与进程的对应关系有如下几
原理框图就是通过一个设计实体内部各个组成部件的互连来描述系统的内部组成及其相互之间的关系的一种图形表示模型。根据其描述的抽象层次,原理框图有门级、寄存器级、芯片级、系统级原理框图等几种。如图是门级、寄
时序图用图形的方式来表示一个设计实体的输入信号和输出信号之间的时序关系,它应描述各种输入信号可能出现的各种情形以及对应的输出信号所处的状态。从时序图上,我们可以看出各输入信号的种类,作用的先后,上升或
状态机是一类很重要的时序电路,是许多数字电路的核心部件。状态机图是指用图形的方式来表示一个设计实体的各种工作状态、内部各工作状态转换的条件以及各工作状态对应的输出信号序列。如图是一个状态机图的示例。
在状态机的设计中,我们也可以用另外一种方式——状态表、状态赋值表来表示一个设计实体的各种工作状态、内部各工作状态转换的条件以及各工作状态对应的输出信号序列。从状态表、状态赋值表上,我们可以清楚地看出一
算法流程图是描述数字系统逻辑功能的最普通、最常用的工具之一。它由工作块、判别块、条件块以及指向线组成,与软件设计中所用的流程图极为相似。工作块的符号是一个矩型块,块内用简要的文字说明应进行的一个或一组
用算法流程图描述系统时,并未严格地规定完成各操作所需的时间及操作之间的时间关系,仅规定了操作的顺序。对于采用同步时序结构的控制器,它在时钟脉冲的驱动下将产生一系列的控制信号,使数据处理单元完成各种操作
MDS图(Memonic Document State Diagram,可译为助记状态图,或备有记忆文档的状态图)是美国的Wi11iam Fletcher于1980年提出的一种系统设计方法,MDS图可从详细逻辑流程图直接导出,依据它可较直观、方便地进行电路
UML是由着名软件技术专家G.Booch、J.Rumbaugh和I.Jcobson倡导,并在Booch表示法、00SE表示法以及OMT方法的基础上,融合众家之长而形成的,1997年底被国际OMG组织采纳为基于对象技术的标准建模语言。它融入了软件工程
计数器是在数字系统中使用最多的时序电路,它不仅能用于对时钟脉冲计数,还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。 所谓同步计数器,就是在时钟脉冲(计数脉冲)的控制下,构成计数器的各触
异步计数器又称行波计数器,它的下一位计数器的输出作上一位计数器的时钟信号,一级一级串行连接起来就构成了一个异步计数器。异步计数器与同步计数器不同之处就在于时钟脉冲的提供方式,但是,由于异步计数器采用行
所谓可逆计数器,就是根据计数控制信号的不同,在时钟脉冲作用下,计数器可以进行加1或者减1操作的一种计数器。可逆计数器有一个特殊的控制端,这就是DR端。当DIR='0'时,计数器进行加1操作,当DIR='1'时,计数器就进