(1)在状态控制器KZQ中,利用状态机的设计方法简化了设计。 (2)在数据装载器ZZQ的设计中,利用三个装载信号的组合LD_8888&LD_DONE&LD_CLK赋给变量TEMP,巧妙地解决了装载数据的选择问题。 (3)在烹调计时器JSQ
(1)本微波炉控制器要求系统时钟CLK固定为1 Hz,而预置时间数据输入总线DATA0位数太多(为16位),因此我们可对该系统进行改进,增 加一个分频电路FPQ和一个“虚拟式”按键预置数据输入电路YZDL(如图所示),以使系
交通控制器拟由单片的CPLD/FPGA来实现,经分析设计要求,拟定整个系统由9个单元电路组成,如图所示。 如图 交通控制器的内部逻辑结构原理图 图中9个单元电路分别为交通灯控制器JTDKZ:根据主、支干道传感器信号SM、
交通灯控制器JTDKZ的VHDL源程序 来源:ks990次
45 s定时单元的VHDL源程序 来源:ks990次
5 s定时单元的VHDL源程序 来源:ks990次
25 s定时单元的VHDL源程序 来源:ks990次
显示控制单元的VHDL源程序 来源:ks990次
EDA中的显示译码器的VHDL源程序 来源:ks990次
这里只给出了交通灯控制器的仿真图,如图1、图2所示。 如图1 JTDKZ,VHD的仿真图(全局结果) 如图2 JTDKZ VHD的仿真图(局部结果) 从如图1和如图2可知,JTDKZ.VHD的设计是正确的。其他程序请读者自已进行仿真和分
根据系统的设计要求,综合计时电路可分为计秒电路、计分电路、计时电路、计星期电路、计日电路、计月电路、计年电路等7个子模块,这7个子模块必须都具有预置、计数和进位功能,设计思想如下: (1)计秒电路:以直接
设计一个综合性的计时系统,要求能实现年、月、日、时、分、秒及星期的计数等综合计时功能,同时将计时结果通过15个七段数码管显示,并且可通过两个设置键,对计时系统的有关参数进行调整。具体系统功能面板如图所示
本设计显示需要使用的是15个七段显示数码管。在计时结果显示电路中,七段数码管显示部分是一个不容忽视的环节,如若处理不得当,可能引起系统功率过大,产生散热问题,严重时甚至会导致系统的烧毁。为了解决好以上问
对于系统中的时间调整电路,拟通过模式和调整两个外部按键完成。模式键负责切换正常时间计数模式和时间调整模式,调整模式切换顺序如图1所示。调整键负责在时间调 整模式之下,对当前模式的计时结果进行调整。 在模式
此系统的总体组装电路图如图所示。 如图 综合计时系统的总体组装电路原理图来源:ks990次