本文首先设计出符合星地链路实际情况的仿真模型,在确定误码结果统计方法的基础上,提出了一种能够模拟卫星轨道星地链路特性的信道模拟系统的硬件实现方法。
文中提出了一种DS/CDMA扩频调制和解扩解调系统模型,分析了该模型的扩频调制原理和解扩解调原理,跟着设计了用于实现解扩解调模块的射频电路和数字基带处理电路框图,分析了它们的组成及工作过程
采用FPGA现场可编程器件实现VRLA蓄电池测试系统的复杂数据采集电路、USB数据通信接口、寄存器电路、越限报警电路等关键模块的设计
本文以SIM卡控制模块的功能验证为例,介绍了运用Synopsys Vera验证工具以及RVM验证方法学快速高效地搭建高质量验证平台的方法。文中详细介绍了RVM验证方法学以及RVM验证平台的结构。
为了提高算法效率,实时处理图像信息,本处理系统是基于DSP+FPGA混用结构设计的。
随着芯片规模的越来越大、资源的越来越丰富, 芯片的设计复杂度也大大增加。事实上, 在芯片设计完成后, 有时还需要根据情况改变一些控制, 这在使用过程中会经常遇到。
本文以UART为重点讨论了FP-GA与上位机串行通信的实现方法。采用高级语言VB实现了上位机与FPGA的通信。
从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想,利用Xilinx公司的Spartan II系列FPGA,设计实现了八位CPU软核
通过模糊自整定PID控制器的设计,本文提出了一种基于VHDL描述、DSP Builder和Modelsim混合仿真、FPGA实现的智能控制器设计及测试新方法。
Xilinx Virtex-5 SXT FPGA 平台提供了独特的单芯片解决方案,充分利用大规模并行计算达到超高性能,同时将功耗降到最低。
本设计具有一定的通用性,它的逻辑大部分只涉及到编、解码器本身;而它与外部的接口十分简单,只要对其读、写并对跳变沿信号进行有效控制,就能使其正常工作。
在本文中,我将分析功耗降低所带来的好处。还将介绍 Virtex-5 器件中所使用的多种技术和结构上的革新,它们能提供功耗最低的解决方案,并且不会在性能上有任何折扣。
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计
本文提出了应用FPGA和编码器实现基于SOPC的工业吊车吊钩的位置测量。该设计通过对于相关编码器输出信号的采集处理实现了对于吊钩垂直距离的测量,并且对于在应用实践中的问题进行了讨论。
根据软件无线电的思想,以FPGA器件为核心实现了OQPSK的解调,大部分功能由FPGA内部资源来实现。