-
CH232十二节奏发生器电路的应用电路图
CH232是一块CMOS电子琴专用十二节奏发生器集成电路.电路内设的12种节奏可自动选择,三组输出可任意推动模拟打击乐电路.节奏时钟脉冲由内部产生,并通过外接RC元件调节节奏速度;也可采用外时钟脉冲直接从17脚输入.Q6输出
-
C181 2-10进制可预置可逆计数器的应用线路图
C181是双时钟2-10进制可预置可逆计数器.所谓双时钟是指计数器的加法计数时钟和减法计数时钟各有它自身的输入端(单时钟只有一条公共的时钟输入端),一般来说,如果工作频率较低,多级使用时允许时钟串行联
-
C180 2-10进制同步加法计数器的应用线路图
C180(CMOS)2-10进制同步加法计数器由同步的四级D型触发器组成.它的管脚外引线排列和功用如图所示,C180 2-10进制同步加法计数器的真值表如表9.23所示,它的功能如表9.24所示.从真值表和功能表可知,C180 2-10进制同步加
-
T210 2-5-10进制计数和减法计数的应用电路图
T210计数器(TTL)是异步计数器,它的内部有四个触发器,第一个触发器有独立的时钟输入CP1和输出QA,其余三个触发器以五进方式相连,其时钟输入为CP2,输出为QB,QC,QD.T210的管脚外引
-
MCS-51单片机中软时钟设计的优化方法
根据MCS-51单片机内部定时计数器的特点，提出一种通过时定时计数器中断间隔时间进行累加的软时钟设计方法，并在此基础上提出通过改变时间处理方式的进一步优化方法。此方法不仅简化了程序设计，节省了硬件开销，而且提高了电脑时钟的定时精度，具有广泛的应用价值。
-
多锁相环和扩频时钟在数字娱乐设备中的设计应用
随着集成技术的不断发展，基于锁相环（PLL）的硅芯片时序解决方案的应用越来越普遍，为那些需要多种频率的设计方案提供了更洁净、更稳定的时钟选择方案。本文的目的在于详细论述采用硅芯片时序解决方案来解决时序设计
-
基于APIC时钟的嵌入式Linux内核实时化研究
基于APIC时钟的嵌入式Linux内核实时化研究
-
基于APIC时钟的嵌入式Linux内核实时化研究
基于APIC时钟的嵌入式Linux内核实时化研究
-
凌力尔特涵盖3.81Hz至1MHz的PWM 时钟
凌力尔特公司 (Linear Technology CorporaTIon) 推出硅振荡器 LTC6992，该器件是 TimerBlox 硅定时器件系列的最新成员。LTC6992 针对 3.81Hz 至 1MHz 的输出频率提供简单和准确的脉冲宽度调制 (PWM) 功能。该器件
-
时钟脉冲耦合电路
-
FPGA全局时钟资源相关原语及使用
FPGA全局时钟资源相关原语及使用
-
嵌入式时钟管理器的设计与实现
目前，在嵌入式产品的研发中，低档微处理器软件多采用裸机开发模式实现。在这种开发模式中，常有如下需求： (1) 在经历特定的时间段后，执行特定操作; (2) 根据给定周期执行特定操作。 传统的作法是利用
-
嵌入式时钟管理器的设计与实现
嵌入式时钟管理器的设计与实现
-
主从JK触发器及其一次翻转现象
主从RS触发器在CP=1时，当输入R=S=1时，主触发器也会出现输出状态不定的情况，因而限制了它的实际应用。为了使触发器的逻辑功能更加完善，可以利用CP=1期间，Q、的状态不变且互补的特点，将Q和反馈到输入端，并将S改
-
基于FPGA的CCD驱动设计
以Atmel公司的面阵CCD-TH7888A图像传感器为例，在研究了CCD结构和驱动时序图的基础上提出基于FPGA的驱动脉冲设计方法和硬件电路实现。使用VHDL语言对驱动时序发生器进行了硬件描述，并采用Quartus 5．O对设计的驱动时序发生器进行仿真。试验结果表明，涉及的驱动电路可以满足面阵CCD-TH7888A的各项驱动要求。
-
台积电将Azuro的时钟设计用EDA工具用于处理器内核的加固
美国Azuro宣布，台湾台积电（TSMC）采用了其时钟设计用EDA工具“Rubix”。台积电将该工具用于处理器内核的加固（Hardening，将RTL的软内核转为掩模设计水平的硬内核）。 Rubix是一种可同时优化时钟树生成（CTS：
-
X光安检机控制信号时钟提取的设计与实现
针对X光安检机系统控制信号传输中采用传统串行通信方式所存在的问题，提出一种利用数字锁相环技术实现串行数据时钟提取的硬件解决方案。该设计基于FPGA进行开发，并针对安检机中串行控制数据传输的数字锁相环进行研究，设计了适用于FPGA的串行时钟提取系统，最终采用Verilog语言实现。该设计经过安检机系统的硬件平台实际测试，最终经过Signal TapⅡ读取实时数据进行验证，可以论证该方案的时钟捕捉周期短，捕捉精度也满足安检机系统要求，从而实现了安检机系统数字控制信号的单线路传输，有效地提高传输的可靠性。
-
EDWARDS发布IXL120 面向真空半导体工艺应用
全球领先的真空设备供应商Edwards近日发布iXL120设备，拓展了其面向半导体制造工艺的干泵设备产品。iXL120具有专为负载时钟和其他清洗应用的设计，在同等产品中可达到最快速的抽取速度，同时还具有低能耗、高吞吐量的
-
FPGA低功耗设计须权衡多项指标
FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密
-
FPGA低功耗设计须权衡多项指标
FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密
